[发明专利]半导体装置及其制造方法

说明书

半导体装置包括：衬底中的有源区域；隔离膜，其限定衬底中的有源区域；栅沟槽，其延伸穿过有源区域和隔离膜，并且包括有源区域中的第一沟槽和隔离膜中的第二沟槽；栅电极，其包括主栅电极和传输栅电极，主栅电极填充第一沟槽的下部，并且传输栅电极填充第二沟槽的下部；支撑结构，其在传输栅电极上，该支撑结构填充第二沟槽的上部；以及栅绝缘膜，其介于隔离膜和传输栅电极之间以及支撑结构和传输栅电极之间。

相关申请的交叉引用

本申请要求于2018年11月16日在韩国知识产权局提交的韩国专利申请No.10-2018-0141459的优先权，其公开内容通过引用整体并入本文。

技术领域

本发明构思涉及一种半导体装置及其制造方法。更具体地，本发明构思涉及一种包括掩埋沟道阵列晶体管的半导体装置及其制造方法。

背景技术

随着半导体存储器装置越来越高度集成，各个电路图案已经进一步小型化，以便在相同区域上实现更多的半导体装置。另一方面，通过包括掩埋在沟槽中的栅电极，掩埋沟道阵列晶体管(BCAT)可最小化短沟道效应。

发明内容

本发明构思的各方面提供了一种具有改善的产品可靠性和性能的半导体装置。

本发明构思的各方面还提供了一种用于制造半导体装置的方法,所述方法能够制造具有改善的产品可靠性和性能的半导体装置。

然而，本发明构思的各方面不限于本文阐述的各方面。通过参考下文给出的本发明构思的详细描述，本发明构思的上述和其他方面对于本发明构思所属领域的普通技术人员将变得更加显而易见。

根据本发明构思的示例性实施例，一种半导体装置包括：衬底中的有源区域；隔离膜，其限定衬底中的有源区域；栅沟槽，其延伸穿过有源区域和隔离膜，并且包括有源区域中的第一沟槽和隔离膜中的第二沟槽；栅电极，其包括主栅电极和传输栅电极，主栅电极填充第一沟槽的下部，并且传输栅电极填充第二沟槽的下部；支撑结构，其在传输栅电极上，该支撑结构填充第二沟槽的上部；以及栅绝缘膜，其介于隔离膜和传输栅电极之间以及支撑结构和传输栅电极之间。

根据本发明构思的示例性实施例，一种半导体装置包括：有源区域，其包括在衬底内在第一方向上延伸的第一沟槽；隔离膜，其包括在衬底内在第一方向上延伸的第二沟槽并且限定有源区域；主栅电极，其填充第一沟槽的下部；第一栅绝缘膜，其在有源区域和主栅电极之间；传输栅电极，其填充第二沟槽的下部；以及第二栅绝缘膜，其在隔离膜和传输栅电极之间。第一栅绝缘膜沿着主栅电极的底表面和侧壁延伸。第二栅绝缘膜沿着传输栅电极的底表面、侧壁和上表面延伸。

根据本发明构思的示例性实施例，一种半导体装置包括：有源区域，其在衬底内在第一方向上延伸；隔离膜，其限定衬底内的有源区域；栅沟槽，其在有源区域和隔离膜中，该栅沟槽相对于第一方向以第一锐角在第二方向上延伸；栅电极，其填充栅沟槽的下部；支撑结构，其在栅电极上，该支撑结构填充隔离膜中的栅沟槽的上部；以及，栅绝缘膜，其沿着栅沟槽的侧壁和底表面延伸。支撑结构包括与第二方向交叉的第一侧壁。栅绝缘膜还沿着支撑结构的底表面和第一侧壁延伸。

根据本发明构思的示例性实施例，如下所述，提供了一种制造半导体装置的方法。在衬底中形成有源区域和限定有源区域的隔离膜。在衬底中形成延伸穿过有源区域和隔离膜的栅沟槽，栅沟槽包括有源区域中的第一沟槽和隔离膜中的第二沟槽。形成牺牲膜以填充栅沟槽。用支撑结构代替牺牲膜的在第二沟槽的上部中的部分。去除牺牲膜的在第二沟槽的下部中的剩余部分以形成由支撑结构的底表面和第二沟槽的内侧壁限定的间隙。在支撑结构的底表面和栅沟槽的内侧壁上依次形成栅绝缘膜和栅电极。

附图说明

通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他方面和特征将变得更加显而易见，附图中：

图1是用于解释根据本发明构思的一些实施例的半导体装置的示意性布局图；