[发明专利]一种三态门

说明书

本发明公开了一种三态门。三态门包括第一反相器、第一与非门、第二反相器、第三反相器、第一NMOS管和第二NMOS管。利用本发明提供的三态门可以降低线路的复杂性以及芯片面积。

技术领域

本发明涉及电子技术领域，尤其涉及到一种三态门。

背景技术

为了降低三态门的电路复杂性并降低所占芯片的面积，设计了一种简单线路的三态门。

发明内容

本发明旨在解决现有技术的不足，提供一种三态门。

一种三态门，包括第一反相器、第一与非门、第二反相器、第三反相器、第一NMOS管和第二NMOS管：

所述第一反相器的输入端接输入端A，输出端接所述第一与非门的一输入端；所述第一与非门的一输入端接所述第一反相器的输出端，另一输入端接输入端B，输出端接所述第二反相器的输入端；所述第二反相器的输入端接所述第一与非门的输出端，输出端接所述第一NMOS管的栅极；所述第三反相器的输入端接输入端B，输出端接所述第二NMOS管的栅极；所述第一NMOS管的栅极接所述第二反相器的输出端，漏极接电源电压VCC，源极接所述第二NMOS管的漏极并作为三态门的输出端OUT；所述第二NMOS管的栅极接所述第三反相器的输出端，漏极接所述第一NMOS管的源极并作为三态门的输出端OUT，源极接地。

当三态门的输入端A为低电平时，输入端B为低电平时，所述第一NMOS管的栅极为低电平，所述第二NMOS管的栅极为高电平，三态门的输出端OUT为低电平；当三态门的输入端A为低电平时，输入端B为高电平时，所述第一NMOS管的栅极为高电平，所述第二NMOS管的栅极为低电平，三态门的输出端OUT为高电平；三态门的输入端A为高电平时，输入端B为低电平时，所述第一NMOS管的栅极为低电平，所述第二NMOS管的栅极为高电平，三态门的输出端OUT为低电平；三态门的输入端A为高电平时，输入端B为高电平时，所述第一NMOS管的栅极为低电平，所述第二NMOS管的栅极为低电平，三态门的输出端OUT为高阻态。

附图说明

图1为本发明的三态门的电路图。

具体实施方式

以下结合附图对本发明内容进一步说明。

一种三态门，如图1所示，包括第一反相器10、第一与非门20、第二反相器30、第三反相器40、第一NMOS管50和第二NMOS管60：

所述第一反相器10的输入端接输入端A，输出端接所述第一与非门20的一输入端；所述第一与非门20的一输入端接所述第一反相器10的输出端，另一输入端接输入端B，输出端接所述第二反相器30的输入端；所述第二反相器30的输入端接所述第一与非门20的输出端，输出端接所述第一NMOS管50的栅极；所述第三反相器40的输入端接输入端B，输出端接所述第二NMOS管60的栅极；所述第一NMOS管50的栅极接所述第二反相器30的输出端，漏极接电源电压VCC，源极接所述第二NMOS管60的漏极并作为三态门的输出端OUT；所述第二NMOS管60的栅极接所述第三反相器40的输出端，漏极接所述第一NMOS管50的源极并作为三态门的输出端OUT，源极接地。

当三态门的输入端A为低电平时，输入端B为低电平时，所述第一NMOS管50的栅极为低电平，所述第二NMOS管60的栅极为高电平，三态门的输出端OUT为低电平；当三态门的输入端A为低电平时，输入端B为高电平时，所述第一NMOS管50的栅极为高电平，所述第二NMOS管60的栅极为低电平，三态门的输出端OUT为高电平；三态门的输入端A为高电平时，输入端B为低电平时，所述第一NMOS管50的栅极为低电平，所述第二NMOS管60的栅极为高电平，三态门的输出端OUT为低电平；三态门的输入端A为高电平时，输入端B为高电平时，所述第一NMOS管50的栅极为低电平，所述第二NMOS管60的栅极为低电平，三态门的输出端OUT为高阻态。

对上述所提供的实施方式的说明，仅是本发明的优选实施方式的说明，对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出，对于本技术领域的技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，任何不超出本发明实质精神范围内的发明创造，应视为本发明的保护范围。