[发明专利]一种沟槽栅IGBT制作方法

说明书

本发明公开了一种沟槽栅IGBT制作方法，包括以下步骤：在有源区形成主结P+区以及在终端区形成多个P+耐压环，在有源区制备多个源区沟槽，并在源区沟槽内制备栅极氧化层，在多个源区沟槽内部的栅极氧化层上以及有源区和终端区的栅极氧化层上制备厚度高达的多晶硅，在多个源区沟槽之间以及在主结P+区与环绕所述主结P+区的沟槽之间制备P阱区、N+区和N+截止环，然后形成介质层，并进行接触孔刻蚀填充，再形成金属层，最后制备钝化层。本发明由于采用了较厚的多晶硅，故在减薄多晶硅工序后仍保留了厚的多晶硅，在进行N型离子注入的时候无需再使用光刻版为掩膜，从而减少了一张光刻版降低了制造成本。

技术领域

本发明涉及功率半导体器件技术领域，尤其涉及一种沟槽栅IGBT制作方法。

背景技术

IGBT(Insulated Gate Bipolar Transistor)，又称绝缘栅双极型晶体管，作为弱电控制强电的核心半导体器件广泛应用于工业、4C(通信、计算机、消费电子、汽车电子)、家电等产业领域。IPM(智能功率模块)是将IGBT、FRD、BSD与驱动电路集成到一起，内置相关保护电路的开关器件，其可靠性高、性能强、使用方便。

在IGBT的生产制造中，需要进行多次光刻，一般需要8张光刻版，光刻版费用很高，造成IGBT生产制造成本的提高。

传统工艺会将终端区P+耐压环上方的多晶硅刻蚀干净，做N型离子注入前需要做一张掩膜光刻版，将P+耐压环部分挡住，以阻止N型离子进入P+耐压环区域。

本发明在传统结构的基础上，优化了制程工艺，减少了一张光刻版，降低了制造成本。

图1示出了现有的沟槽栅IGBT制备多晶硅后结构示意图；

图2示出了现有的沟槽栅IGBT在N型离子注入前结构示意图。

具体：晶圆基片1、主结P+区2、P+耐压环3、初始氧化层4、栅氧化层5、多晶硅6、光刻胶7。

发明内容

本发明所要解决的技术问题是优化沟槽栅IGBT制作方法，减少光刻版，降低制造成本。

本发明提供了一种沟槽栅IGBT制作方法，包括以下步骤：

在晶圆基片上形成初始氧化层，用刻蚀后保留相应位置的初始氧化层为掩膜在晶圆基片的上表面注入P型离子，在晶圆基片的有源区形成主结P+区以及在晶圆基片的终端区形成多个P+耐压环，并对主结P+区以及多个P+耐压环进行推结到指定深度；

在有源区制备多个源区沟槽，多个源区沟槽包括位于主结P+区外的沟槽以及至少一个位于主结P+区内的沟槽；

在多个源区沟槽的侧壁及底部上、在有源区和终端区的初始氧化层上、以及在主结P+区和P+耐压环的表面上制备栅极氧化层；

在多个源区沟槽内部的栅极氧化层上，以及有源区和终端区的栅极氧化层上制备多晶硅；

在多个源区沟槽之间以及在主结P+区与环绕主结P+区的沟槽之间制备P阱区和N+区，其中，终端区采用多晶硅作为掩膜制备N+区，多晶硅用于阻挡N型离子注入到晶圆基片的位于终端区的部分表面。

在本发明的实施例中，

采用注入氧气的干氧氧化工艺形成栅氧化层；

采用化学气相沉淀法沉积形成多晶硅。

在本发明的实施例中，

氧气的注入流速为8000mL/min，栅氧化层厚度为多晶硅厚度为主结P+区以及多个P+耐压环的推结的指定深度为小于等于8μm。

在本发明的实施例中，

在多个源区沟槽之间以及在主结P+区与周围沟槽之间制备P阱区和N+区，包括以下步骤：