[发明专利]存储控制器以及测试数据产生方法

说明书

本发明提供一种存储控制器以及测试数据产生方法。所述方法包括下列步骤：(1)根据对应所述测试数据的所述预定零壹比例与所述预定整数范围来决定转换门槛值，其中所述转换门槛值为所述预定整数范围中的多个连续整数中的其中之一；(2)产生在所述预定整数范围内的目标随机整数；(3)判断所述目标随机整数是否大于所述转换门槛值；其中反应于判定所述目标随机整数大于或非大于所述转换门槛值，将所述目标随机整数转换为1或0，并且将所述测试数据的第i个位设定为所述目标随机整数；以及(4)判断i是否等于N，其中反应于判定i不等于N，对i加上1，并且重新执行步骤(2)；其中反应于判定i等于N，根据所述测试数据的所设定的N个位，回应所述测试数据。

技术领域

本发明涉及一种存储控制器以及所述存储控制器所使用的测试数据产生方法。

背景技术

在部分大容量闪存存储设备量产过程中，为了确认闪存的质量，会对闪存进行部分或全部的数据读写测试，来确定闪存中的可用区块。特别是，部分的闪存的区块会对特定的数据会比较敏感，所以需要用不同的数据去测试这些区块，从而把敏感度较高的区块剔除掉，从而提高闪存读写的稳定度。

发明内容

本发明是针对用于控制配置有可复写式非易失性存储器模块的存储装置的一种存储控制器以及所述存储控制器所使用的测试数据产生方法。

本发明的实施例提供用于控制配置有可复写式非易失性存储器模块的存储装置的一种存储控制器。所述存储控制器包括：连接接口电路、存储器接口控制电路、测试数据电路单元及处理器。所述连接接口电路用以耦接至主机系统。所述存储器接口控制电路用以耦接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体页面。所述处理器耦接至所述连接接口电路、所述存储器接口控制电路及所述测试数据电路单元。所述处理器用以根据对应测试数据的预定零壹比例与预定整数范围来指示所述测试数据电路单元执行一测试数据产生操作，以产生测试数据。所述测试数据产生操作包括下列步骤：(1)根据对应所述测试数据的所述预定零壹比例与所述预定整数范围来决定转换门槛值，其中所述转换门槛值为所述预定整数范围中的多个连续整数中的其中之一；(2)产生在所述预定整数范围内的目标随机整数；(3)判断所述目标随机整数是否大于所述转换门槛值；其中反应于判定所述目标随机整数大于所述转换门槛值，将所述目标随机整数转换为1，并且将所述测试数据的第i个位设定为所述目标随机整数，其中i的初始值为1，并且所述测试数据共有N个位，其中N为正整数，其中反应于判定所述目标随机整数不大于所述转换门槛值，将所述目标随机整数转换为0，并且将所述测试数据的第i个位设定为所述目标随机整数；以及(4)判断i是否等于N，其中反应于判定i不等于N，对i加上1，并且重新执行步骤(2)；其中反应于判定i等于N，根据所述测试数据的所设定的N个位，将所述测试数据回应给所述处理器，以使所述测试数据经由所述处理器被写入至所述可复写式非易失性存储器模块。

在本发明的一实施例中，所述预定整数范围中的所述多个连续整数为1至100。

在本发明的一实施例中，所述预定零壹比例用以表示在期望的产生后的所述测试数值的所有位值中的多个位值“0”与多个位值“1”各自的总数目的比值。

在本发明的一实施例中，所述转换门槛值等于所述多个连续整数的起始值加上第一数值的和，其中所述第一数值为第二数值减1，其中所述第二数值为所述多个连续整数的总数目乘以数值0的占比，其中所述数值0的占比是经由所述预定零壹比例所计算的。