[发明专利]一种窄脉宽和周期的检测系统及方法

权利要求书

1.一种窄脉宽和周期的检测系统，其特征在于，包括以下模块：

检波模块，用于对待检测的脉冲信号进行处理，输出一幅度变化的周期信号至比较模块中；

比较模块，用于将检波器输出的幅度变化的周期信号进行处理，输出一设定脉冲信号幅度至FPGA模块中；

FPGA模块，用于计算出输入信号的脉宽t1和脉冲周期t，实时更新脉宽t1和脉冲周期t，并将最新的脉宽t1和脉冲周期t发送至单片机模块中；

单片机模块，用于按照一预设周期读取FPGA模块中最新的脉宽t1和脉冲周期t，当发现脉宽t1＞Wd或t1/t＞Du时，单片机模块关闭功放并发出告警信息，其中Wd为预设的最大脉宽，Du为预设的最大占空比。

2.根据权利要求1所述的窄脉宽和周期的检测系统，其特征在于：所述FPGA模块和单片机模块之间采用SPI接口通信。

3.根据权利要求1所述的窄脉宽和周期的检测系统，其特征在于：所述比较模块输出的脉冲信号幅度为5v。

4.根据权利要求1所述的窄脉宽和周期的检测系统，其特征在于：所述单片机模块按照每100ms的预设周期读取FPGA模块中最新的脉宽t1和脉冲周期t。

5.一种窄脉宽和周期的检测方法，其特征在于，包括以下步骤：

S1、检波模块对待检测的脉冲信号进行处理，以输出一幅度变化的周期信号至比较模块中；

S2、比较模块用于将检波器输出的幅度变化的周期信号进行处理，输出一设定脉冲信号幅度至FPGA模块中；

S3、FPGA模块计算出输入信号的脉宽t1和脉冲周期t，实时更新脉宽t1和脉冲周期t，并将最新的脉宽t1和脉冲周期t发送至单片机模块中；

S4、单片机模块，用于按照一预设周期读取FPGA模块中最新的脉宽t1和脉冲周期t，当发现脉宽t1＞Wd或t1/t＞Du时，单片机模块关闭功放并发出告警信息，其中Wd为预设的最大脉宽，Du为预设的最大占空比。

6.根据权利要求5所述的窄脉宽和周期的检测方法，其特征在于，所述步骤S3具体包括以下步骤：

S31、FPGA模块实时捕捉输入信号是否为系统时钟的上升沿，如是执行步骤S32，否则继续捕捉系统时钟的上升沿；

S32、判断是否为脉冲信号的上升沿，如是执行步骤S33，否则执行步骤S31；

S33、计算系统时钟的个数；

S34、判断是否为脉冲信号时钟的下降沿，如是执行步骤S35，否则执行步骤S32；

S35、由计算系统时钟的个数，计算出脉冲信号的脉宽t1和脉冲周期t。

7.根据权利要求5所述的窄脉宽和周期的检测方法，其特征在于，所述步骤S4具体包括以下步骤：

S41、每100ms读取一次FPGA模块中的数据，得到脉宽t1和脉冲周期t；

S42、判断脉宽t1是否大于一预设的最大脉宽值Wd，如是则执行步骤S44，否则执行步骤S43；

S43、判断占空比t1/t是否大于一预设定的最大占空比Du，如是则执行步骤S44，否则执行步骤S41；

S44、单片机模块关闭功放并发出告警信息。