[发明专利]带内波动抑制装置和射频系统

说明书

本发明提供了一种带内波动抑制装置和射频系统。其中，该带内波动抑制装置包括：阻抗调节模块、声表面波滤波器模块，阻抗调节模块耦合至声表面波滤波器模块；其中，阻抗调节模块用于调节应用电路的阻抗，以使得声表面波滤波器模块的频率响应特性与应用电路在工作频率范围内的带内波动的响应特性相反。通过本发明，解决了相关技术中因采用FPGA抑制带内波动而对FPGA的运算频率要求高的问题，避免了带内波动抑制装置对FPGA的运算频率的依赖。

技术领域

本发明涉及通信领域，特别是涉及一种带内波动抑制装置和射频系统。

背景技术

直放站是一种基站射频拉远设备。直放站由天线、射频双工器、低噪声放大器、混频器、电调衰减器、滤波器、功率放大器等元器件或模块组成，包括上、下行两种链路。直放站工作的基本原理是：用前向天线将基站的下行信号接收进直放机，通过低噪放大器将有用信号放大，抑制信号中的噪声信号，提高信噪比；再经下变频至中频信号，经滤波器滤波，中频放大，再移频上变频至射频，经功率放大器放大，由后向天线发射到移动台；同时利用后向天线接收移动台上行信号，沿相反的路径由上行链路进行与下行链路相同的处理：即经过低噪放大器、下变频器、滤波器、中放、上变频器、功率放大器再发射到基站，从而达到基站与移动台的双向通信。

直放站或者其他的射频拉远设备的射频系统中，由于射频系统中模拟器件的搭配、数字信号干扰等会导致射频系统的工作频率范围内最大电平和最小电平存在差值，即带内波动。例如，双工器、滤波器在通带内频率响应的不平坦就会导致带内波动。

直放站或者其他的射频拉远设备中通常要求带内波动不大于3dB。在相关技术中通常采用现场可编程门阵列(Field Programmable Gate Array，简称FPGA)来抑制带内波动。例如，采用FPGA实现一个有限长单位冲激响应滤波器(Finite Impulse Response，简称FIR)后，通过在直放站的模数转换器(Analog-to-Digital Converter，简称ADC)后的数字中频信号加入FIR滤波器来补偿射频系统的带内波动。FIR滤波器抑制射频系统的带内波动的原理是根据原始的数字中频信号生成与带内波动的频率响应相反的反馈信号，并利用反馈信号对数字中频信号进行补偿，以抵消带内波动。然而，采用上述方式抑制带内波动不仅会导致FPGA资源被占用，还对FPGA的运算频率有比较高的要求。

发明内容

基于此，本发明提供一种带内波动抑制装置和射频系统，用以解决相关技术中因采用FPGA抑制带内波动而对FPGA的运算频率要求高的问题。

第一方面，本发明提供一种带内波动抑制装置，所述带内波动抑制装置包括：阻抗调节模块、声表面波滤波器模块，所述阻抗调节模块耦合至所述声表面波滤波器模块，其中，所述阻抗调节模块用于调节应用电路的阻抗，以使得所述声表面波滤波器模块的频率响应特性与所述应用电路在工作频率范围内的带内波动的响应特性相反。

在一种可能的实现方式中，所述阻抗调节模块耦合至所述声表面波滤波器模块的输入端和/或输出端。

在一种可能的实现方式中，所述阻抗调节模块包括：第一阻抗调节模块和第二阻抗调节模块，其中，所述第一阻抗调节模块耦合至所述声表面波滤波器模块的输入端，所述第二阻抗调节模块耦合至所述声表面波滤波器模块的输出端。

在一种可能的实现方式中，所述第一阻抗调节模块和所述第二阻抗调节模块具有相同的电路拓扑结构。

在一种可能的实现方式中，所述第一阻抗调节模块和所述第二阻抗调节模块具有不同的电路拓扑结构。

在一种可能的实现方式中，所述阻抗调节模块包括：所述阻抗调节模块包括：一个或者多个阻抗调节子电路；所述多个阻抗调节子电路之间的连接方式为串联和/或并联。

在一种可能的实现方式中，所述阻抗调节子电路包括以下至少之一：L型阻抗调节子电路、T型阻抗调节子电路、π型阻抗调节子电路。