[发明专利]配有忆阻器和串联电阻器的非重复性记录代码比较器

权利要求书

1.权利要求书为：

一种装置，包括：

多个第一个端子；

多个第二个端子；以及

多个第一个端子和多个第二个端子之间形成的多个二端器件对，其中多个二端器件对中的每个二端器件对包括至少一个忆阻器和至少一个电阻器；每个二端器件对均配置为切换到后续状态一次，且仅有一次。

2.如权利要求书1中所述装置，其中二端器件对配置为保持后续状态，而不管装置的输入信号与设备的参考信号是否匹配。

3.如权利要求书1中所述装置，其中多个二端器件对中的每个二端器件对包括两个忆阻器和连接到这两个忆阻器的两个电阻器。

4.如权利要求书1中所述装置，其中多个二端器件对中的每个二端器件对包括一个忆阻器和连接到该忆阻器的两个电阻器。

5.如权利要求书1中所述装置，其中多个二端器件对中的每个二端器件对包括两个忆阻器和连接到这两个忆阻器的一个电阻器。

6.如权利要求书1中所述装置，其中多个二端器件对中的每个二端器件对包括一个忆阻器和连接到该忆阻器的一个电阻器，忆阻器包括关断状态和导通状态。

7.如权利要求书6中所述装置，其中关断状态的忆阻器与电阻器的电阻比大于2，导通状态的忆阻器与电阻器的电阻比小于0.5。

8.如权利要求书6中所述装置，其中关断状态的忆阻器与导通状态的忆阻器的电阻比等于或大于100。

9.如权利要求书6中所述装置，其中忆阻器包括：忆阻系统、脉冲编码调制(PCM)器件、浮栅器件、相变随机存取存储器(PCRAM)器件、电阻式随机存取存储器(RRAM或ReRAM)、磁阻随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(静态RAM或SRAM)或带可调电阻的任何器件。

10.如权利要求书1中所述装置，其中第一个端子和/或第二个端子在多条线内，并且多条线包括金属线。

11.一种方法包括：

将输入信号和参考信号提供给阵列内部的二端器件对；

确定输入信号与参考信号是否匹配；

根据第一次确定输入信号与参考信号匹配，使二端器件对保持初始状态；

根据第二次确定输入信号与参考信号不匹配，

将二端器件对不可逆地从初始状态切换到后续状态；并

使二端器件对保持后续状态。

12.如权利要求书11中所述方法，其中使二端器件对保持后续状态包括：使二端器件对保持后续状态，而不管第二个输入信号与参考信号是否匹配。

13.如权利要求书12中所述方法，其中第二个输入与输入信号的值不同。

14.如权利要求书11中所述方法，其中还包括：生成用户指令，通知用户需要手动重置二端器件对。

15.一个非暂时性计算机可读存储介质存储一个或多个程序，这一个或多个程序包括多个指令，当配有一个或多个处理器的计算系统执行该指令时，该指令将使该计算系统执行以下方法：

将输入信号和参考信号提供给阵列内部的二端器件对；

确定输入信号与参考信号是否匹配；

根据第一次确定输入信号与参考信号匹配，使二端器件对保持初始状态；

根据第二次确定输入信号与参考信号不匹配，

将二端器件对不可逆地从初始状态切换到后续状态；并

使二端器件对保持后续状态。