[发明专利]像素结构及制作方法、阵列基板、显示面板

说明书

本发明涉及显示技术领域，提出一种像素结构及制作方法、阵列基板、显示面板，该像素结构包括存储电容，存储电容包括第一电容结构，像素结构还包括：基板、遮光金属层、缓冲层、第一栅极绝缘层、第一栅极层。遮光金属层设置于基板上；缓冲层设置于基板上，且覆盖遮光金属层；第一栅极绝缘层设置于缓冲层背离基板的一侧；第一栅极层设置于第一栅极绝缘层背离基板的一侧，以与遮光金属层形成第一电容结构。该像素结构形成的第一电容结构电容值较大，且制作流程简单。

技术领域

本发明涉及显示技术领域，尤其涉及一种像素结构及制作方法、阵列基板、显示面板。

背景技术

显示器分辨率升级一直都是显示行业发展的大趋势。随着显示屏尺寸变大，分辨率变高，相应的，显示面板中电源走线的压降也会变大，为了减小电源走线的压降，相关技术会采用较厚的金属走线作为电源走线。

相关技术中，电源走线设置于有源层和源/漏层之间的介电层内，随着电源走线的厚度增加，该介电层的厚度也需要相应增加。

然而，相关技术中，像素结构中的存储电容通常由部分有源层与部分源/漏层组成，随着有源层和源/漏层之间介电层厚度的增加，像素结构中的存储电容的电容值会相应减小，从而导致不能满足显示面板的需求。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种像素结构及制作方法、阵列基板、显示面板。该像素结构能够解决相关技术中存储电容电容值过小的技术问题。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一个方面，提供一种像素结构，该像素结构包括存储电容，所述存储电容包括第一电容结构，所述像素结构还包括：基板、遮光金属层、缓冲层、第一栅极绝缘层、第一栅极层。遮光金属层设置于所述基板上；缓冲层设置于所述基板上，且覆盖所述遮光金属层；所述第一栅极绝缘层设置于所述缓冲层背离所述基板的一侧；所述第一栅极层设置于所述第一栅极绝缘层背离所述基板的一侧，以与所述遮光金属层形成所述第一电容结构。

本发明的一种示例性实施例中，所述像素结构还包括驱动晶体管，所述像素结构还包括：半导体层、第二栅极绝缘层、第二栅极层。半导体层设置于所述缓冲层背离所述遮光金属层的一侧，用于形成所述驱动晶体管的有源层；第二栅极绝缘层与所述第一栅极绝缘层同层设置，且所述第二栅极绝缘层设置于所述半导体层背离所述基板的一侧；第二栅极层与所述第一栅极层同层设置，且所述第二栅极层设置于所述第二栅极绝缘层背离所述基板的一侧，用于形成所述驱动晶体管的栅极。

本发明的一种示例性实施例中，所述电容还包括与所述第一电容结构并联的第二电容结构，所述像素结构还包括：介电层、源/漏层、钝化层、平坦层、第一电极层。介电层设置于所述缓冲层上，且覆盖所述第一栅极层、第二栅极层，其中，所述缓冲层、介电层上设置有第一过孔，所述第一过孔的正投影覆盖至少部分所述遮光金属层，所述介电层上设置有第二过孔、第三过孔，所述第二过孔的正投影覆盖至少部分所述半导体层，所述第三过孔的正投影覆盖至少部分所述第一栅极层；源/漏层设置于所述介电层上，包括第二源/漏层以及用于形成所述驱动晶体管第一极的第一源/漏层，所述第一源/漏层覆盖所述第一过孔、第二过孔以连接所述遮光金属层和所述半导体层，所述第二源/漏层覆盖所述第三过孔以连接所述第一栅极层；钝化层设置于所述介电层上，且覆盖所述源/漏层；平坦层设置于所述钝化层背离所述基板的一侧，其中所述平坦层、钝化层上设置于第四过孔，所述第四过孔的正投影覆盖至少部分所述第一源/漏层；第一电极层设置于所述平坦层背离所述基板的一侧，所述第一电极层覆盖所述第四过孔以连接所述第一源/漏层，且部分所述第一电极层与所述第二源/漏层形成所述第二电容结构。