[发明专利]一种用于图像目标检测的可扩展协处理器架构

说明书

本发明公开一种用于图像目标检测的可扩展协处理器架构，属于图像目标检测领域。包括：数据存储结构，用于存放运算部件工作所需的输入数据和输出结果；运算部件，用于根据不同系统设计需要配置不同数量和种类的功能IP模块，对图像数据进行处理后，将运算结果送回标准IP接口；控制部件包括：用户接口模块，用于协处理器与用户端之间的图像数据传输和命令交互；控制模块，用于对用户端送入的命令进行解析及相关的资源调度；传输模块，用于根据控制模块的解析和调度结果，将图像数据和参数数据传输给运算部件，将运算结果写入用户端或者存储器；标准IP接口，用于将不同的功能IP模块接入。本发明设定标准接口，对于不用的应用接入不同种类和数量的IP。

技术领域

本发明属于图像目标检测领域，更具体地，涉及一种用于图像目标检测的可扩展协处理器架构。

背景技术

随着大数据时代和智能化时代到来，目标检测技术应用在越来越多的领域中。随着应用领域的扩宽和应用深度的增加，目标检测识别技术面临以下挑战：随着成像探测器技术的发展，图像空间分辨率的提高，帧频的增大，灰度图像像素的位宽增加。巨大的计算量对该技术提出了严峻的挑战，同时各个领域都在强调目标检测识别技术的实时性。在高强度计算复杂性的条件下完成准确率高、实时性强的目标检测识别，依靠软件方法是难以实现的，有必要采用硬件加速方式来提高计算速度，在实时性的要求下完成准确的目标检测与识别。

图像目标检测硬件加速系统的典型处理流程由图像数据输入、图像数据调理与转换、图像预处理(灰度形态学滤波、直方图统计、连通域标记与特征值统计)、图像高级处理(特征提取、特征融合、目标检测识别)、信号调理与驱动相关信息输出(控制信息、目标位置信息、检测到的目标图像等)组成。

多CPU(DSP/ARM)架构，该架构的图像低级处理和高级处理全部在CPU上进行。信号调理与转换，信号调理与输出采用专用信号转接板来实现接口与协议上的转换。多CPU架构具有良好的通用性和可配置性，适用于同一任务的不同流程或不同任务，但是由于CPU对于逐像素、逐帧处理方面能力比较弱，其加速比较低。

多CPU(DSP/ARM)+多ASIC/FPGA/SoC软硬件协同加速架构，利用ASIC/SoC/FPGA硬件架构的并行处理特性，实现图像的低级处理，同时也完成数据接收和数据发送的任务。CPU则完成对ASIC/SoC/FPGA工作模式的控制以及图像的高级处理。该架构的逐帧处理、逐像素处理在ASIC/FPGA/SoC上实现，并且将任务复杂度较高、不易硬件加速的图像高级处理在CPU上实现，在具有目标检测与识别全流程的同时达到了较高的加速比，但是由于目前在ASIC/SoC/FPGA上的硬件加速电路通常是针对具体处理流程和具体应用场景所设计的，因此，这种架构的通用性较差。

SoC架构，将专用运算电路和微处理器核集成在一颗芯片上，专用运算电路针对特定算法实现硬件加速，微处理器核负责对专用运算电路的工作模式和流程进行设定。SoC架构具有较高的硬件加速比，由于集成在一颗芯片上，功耗和面积也较低。

多CPU+多GPU架构，CPU解析运算模式，将运算模式指令发给GPU，在GPU上运行计算复杂度高的算法，GPU运算完成后将处理结果传回CPU。由于GPU在并行运算上的优势和CPU控制的通用性，该架构具有较高的加速比，满足实时性要求。但其具有功耗大、面积大、成本高的缺点，不适用于小型化、低成本、低功耗的图像目标检测与识别系统中。

当前的硬件加速架构大多是针对特定应用场景而设计的，处理流程相对固定，而且集成的算法也相对单一，当处理流程或应用场景改变时，硬件加速架构难以满足新的应用需求。

发明内容

针对现有技术在兼顾通用性和数据处理效率方面存在不足，且应用场景的可移植性较差的问题，本发明提供了一种用于图像目标检测的可扩展协处理器架构，其目的在于解决应用场景的可移植性差、架构的通用性和可扩展性差的技术问题。