[发明专利]集成电路及其制造方法

说明书

一种集成电路及其制造方法。本案的一些实施例提供一种磁阻随机存取记忆体单元，包括条型磁穿隧接面，其中反铁磁性层、自由层、阻障层及基准层具有实质上对准的侧壁。间隔物抵靠住反铁磁性层、自由层、阻障层及基准层中每一层的侧壁。条型磁穿隧接面由用于磁阻随机存取记忆体单元的分隔磁穿隧接面的图案的单一元素制造。条形磁穿隧接面的阻障层具有比柱形磁穿隧接面更大的面积，导致磁阻随机存取记忆体单元寿命延长，因为阻障层具有跨阻障层的较低穿隧电流密度。

技术领域

本揭露的一些实施例是有关于一种集成电路以及制造集成电路的方法。

背景技术

一些集成电路制造制程包括与制造数据储存器电路元件关联的制造步骤。数据储存器元件，诸如动态随机存取记忆体(dynamic random access memory；DRAM)、静态随机存取记忆体(static random access memory；SRAM)、快闪记忆体(非挥发性记忆体的形式)，将数据储存器电路元件放置于紧密堆叠的元件阵列中的集成电路中，以最小化由数据储存器元件占据的晶片面积。

磁阻随机存取记忆体(Magnetoresistive random access memory；MRAM)为一种类型的数据储存器元件，其中基于电路元件中的磁场的取向储存信息。MRAM使用磁场来储存信息，而不是储存器电路元件中电荷的存在/缺失，或者储存在数据储存器电路元件中的电荷的数量。

发明内容

在一些实施例中，一种集成电路包括磁阻随机存取记忆体单元。磁阻随机存取记忆体单元包括条型磁穿隧接面、反铁磁性层以及间隔物。条型磁穿隧接面具有基准层、自由层以及阻障层。基准层包括第一可磁化材料。自由层包括第二可磁化材料。阻障层位于基准层与自由层之间。反铁磁性层位在自由层上方。间隔物接触基准层的侧壁与反铁磁性层的侧壁。

在一些实施例中，一种制造集成电路的方法包括以下步骤。在基板上方沉积第一铁磁性材料。将第一磁场施加至第一铁磁性材料。当将第一磁场施加至第一铁磁性材料以在第一铁磁性材料中设定磁场取向时退火第一铁磁性材料。在第一铁磁性层上方沉积阻障材料。在阻障材料上方沉积第二铁磁性材料。在第二铁磁性材料上方沉积反铁磁性材料。蚀刻第一铁磁性材料、阻障材料、第二铁磁性材料以界定磁穿隧接面，及反铁磁性材料，其中蚀刻包括界定与第一铁磁性材料的侧壁对准的反铁磁性材料的侧壁。

在一些实施例中，一种集成电路包括磁穿隧接面与反铁磁性层。磁穿隧接面具有基准层、自由层及基准层与自由层之间的阻障层，其中阻障层与自由层之间的介面具有第一面积。反铁磁性层位在自由层上方，其中反铁磁性层及基准层的介面具有等于第一面积的第二面积，其中第一磁穿隧接面侧壁沿第一反铁磁性层侧壁延伸达磁穿隧接面的长度的至少一半。

附图说明

当结合附图阅读时，根据以下详细描述可更好地理解本揭示案的一些实施例的态样。应注意，根据工业标准实践，各种特征未按比例绘制。事实上，为论述清楚，各特征的尺寸可任意地增加或缩小。

图1为根据一些实施例的磁穿隧接面的横截面视图；

图2为根据一些实施例的集成电路的剖面图；

图3A为根据一些实施例的集成电路的剖面图；

图3B为根据一些实施例的MRAM单元的条型的俯视图；

图4为根据一些实施例的制造集成电路的方法的流程图；

图5A至图5H为根据一些实施例的在制造制程的各阶段期间的集成电路的剖面图。

【符号说明】

100…磁穿隧接面

102…基准层

104…阻障层

105…间隔物层