[发明专利]一种时隙信号的幅度控制装置与方法

说明书

本公开提供了一种时隙信号的幅度控制装置与方法。其中，时隙信号的幅度控制装置，包括中频定向耦合器，用于传输和取样中频时隙信号，耦合输出的中频时隙信号一部分送至中频检波器进行检波处理，另一部分送至射频信号发生电路；射频信号发生电路，用于将接收的中频时隙信号经变频滤波后转换成宽带射频时隙信号并经可变增益放大器来控制宽带射频时隙信号的幅值；依次串联连接的可变增益放大器、射频定向耦合器、射频检波器和积分保持电路构成自动电平控制环路；积分保持电路的输出端与可变增益放大器的其中一个输入端相连；射频检波器和积分保持电路之间还串接有单刀单掷开关，单刀单掷开关的启闭状态受比较器的输出控制。

技术领域

本公开属于幅度控制设备领域，尤其涉及一种时隙信号的幅度控制装置与方法。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。

自动电平控制技术主要应用于雷达发射机、信号发生器等电子测量领域中，它对实现信号源幅度的平坦度、分辨率、准确度以及输出动态范围等起关键作用，传统模拟信号发生器采用负反馈原理实现输出信号幅度的闭环控制，控制精度高、幅度波动小，但受限于视频带宽适用于连续波的幅度控制，对宽带时隙信号或脉冲信号则无法使用闭环控制方案，导致宽带时隙信号发生器的输出功率稳定性差。在通信制式信号或脉冲调制信号发生器中，对信号输出功率的幅度稳定度、精度等指标都提出了非常高的要求，使得传统的自动电平控制闭环控制方案无法直接应用。

射频时隙信号是一种开关型数字信号，因时隙占用情况的不同，峰值和均值检波结果差异较大。对于时隙信号幅度的传统模拟自动电平控制稳幅方案，如使用均值检波，由于部分时隙的功率偏高影响射频通道放大器的线性度和整体幅度准确度，如果使用峰值检波方案，由于时隙功率不同造成可变增益放大器的增益频繁调节，影响信号输出功率的准确度和精度。针对上述问题，现有的时隙信号的幅度控制装置采用如图1所示的方案。

现有时隙信号的幅度控制采用数字自动电平控制方案，该幅度控制装置包括射频信号发生电路、压控衰减器、功率放大器、射频定向耦合器、射频检波器、检波输出信号转换、ADC、FPGA、DAC、控制转换单元等。射频时隙信号首先进入压控衰减器，通过功率放大器放大输出功率，经定向耦合器和射频检波器将宽带时隙信号转换成模拟电压信号，检波器输出电压范围较窄，需通过电平转换电路扩展检波输出电压的范围，之后由高分辨率的ADC将模拟电压转换成数字信号送入FPGA，由FPGA进行数据处理，获取射频时隙信号的幅度值，即正向检测电压，FPGA根据工作频率从存储器读取当前工作状态对应的自动电平控制电压校准值，将正向检测电压并与基准值进行比较，比较结果通过DAC转换为模拟电压，通过转换控制单元去控制压控衰减器完成自动电平控制幅度的调节，在上述数字自动电平控制幅度控制装置中，FPGA需要引入时隙信号的帧同步信号，主机程序控制上述负反馈稳幅动作在工作时隙内进行，在空闲时隙内FPGA保持数据不变。

发明人发现，与模拟自动电平控制环路相比，现有的时隙信号幅度控制装置采用数字自动电平控制稳幅方案，电路实现比较复杂，为提高测量精度，需要额外增加检波输出电压转换电路、高精度高速的ADC采样电路及对应的时钟电路，该装置需要给FPGA提供时隙信号的同步数据用于辅助对时隙忙闲的判断，电路复杂度高；通常情况下我们使用的检波器灵敏度都非常高，而从检波电压输出到模拟衰减器的输入控制环节经历了模拟-数字-模拟的连续转换环节，连续转换带来的误差会影响到时隙信号的幅度精度，造成幅度波动偏大；此外相比于模拟自动电平控制环路，数字自动电平控制环路需要比较复杂的控制与校准软件算法并需占用大量的FPGA资源。

发明内容

为了解决上述问题，本公开提供一种时隙信号的幅度控制装置与方法，其采用中频检波器和射频检波器的双检波器方案，中频检波器和比较器用于将中频时隙信号转换成自动电平控制环路中的积分保持开关控制信号，自动电平控制环路中增加电压保持电路，使自动电平控制环路在信号时隙占用空闲状态间切换时保持电压连续性，提高输出信号的幅度稳定性。

为了实现上述目的，本公开采用如下技术方案：