[发明专利]芯片成品率预测方法、装置、设备及存储介质

说明书

本申请适用于本申请属于集成电路制造技术领域，提供了一种芯片成品率预测方法、装置、设备及存储介质。方法包括获取待测芯片的多个工艺步骤的参数值；将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率；神经网络预测模型的多个神经网络节点与多个工艺步骤一一对应，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同。本申请实施例提供的芯片成品率预测方法，根据待测芯片的多个工艺步骤的参数值预测成品率，而不仅仅考虑单一工艺步骤对芯片成品率的影响，预测结果准确度高；且神经网络预测模型准确的描述了实际生产中待测芯片多个工艺步骤之间的关联关系，预测结果可信度高。

技术领域

本申请属于集成电路制造技术领域，尤其涉及一种芯片成品率预测方法、装置、设备及存储介质。

背景技术

集成电路发展已经进入“后摩尔”时代，集成电路的最小特征尺寸不断缩小，越小的特征尺寸要求越复杂和精细的制造工艺，工艺参数的细微差别都将导致电路性能的差异，甚至导致芯片失效。半导体器件制造商都希望通过预测产品的成品率来预测产品的可生产性，为芯片的生产制造提供指导。

目前，一般通过分析关键工艺步骤(例如光刻阶段)对芯片成品率的影响进行芯片成品率的预测。考虑集成电路中有一些关键区域，如电极区域、梁结构或各种材料界面区域，这些区域的失效概率远高于非关键区域的失效概率，故通常通过大数据分析获取关键工艺步骤的关键区域的缺陷分布函数，通过考虑缺陷分布函数和集成电路布局中的临界面积来预测芯片的成品率。

然而现有的芯片成品率预测方法，仅考虑特定工艺以及特定区域的缺陷对成品率的影响，特征单一、数据不全面，从而导致成品率预测的准确度及可信度较低。

发明内容

有鉴于此，本申请实施例提供了一种芯片成品率预测方法、装置、设备及存储介质，以解决现有技术中集成电路芯片成品率预测准确度和可信度低的技术问题。

第一方面，本申请实施例提供了一种芯片成品率预测方法，包括：

获取待测芯片的多个工艺步骤的参数值；

将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理，获得待测芯片的成品率；其中，神经网络预测模型包括与多个工艺步骤一一对应的多个神经网络节点，且各神经网络节点之间的连接关系与多个工艺步骤之间的关联关系相同。

在第一方面的一种可能的实现方式中，将多个工艺步骤的参数值输入训练好的神经网络预测模型进行处理之前，芯片成品率预测方法还包括：

获取预设工艺步骤集合的有向图；其中，有向图用于描述工艺步骤集合中的各个工艺步骤之间的关联关系，多个工艺步骤属于所述工艺步骤集合；

根据有向图生成初始神经网络预测模型；

获取多个训练样本；每个训练样本包括工艺步骤集合中工艺步骤的参数值以及对应参数值的成品率；

根据多个训练样本对初始神经网络预测模型进行训练，得到神经网络预测模型。

在第一方面的一种可能的实现方式中，获取工艺步骤集合的有向图，包括：

获取工艺步骤集合的邻接矩阵；

根据邻接矩阵，计算获得工艺步骤集合的可达矩阵以及工艺步骤集合中的各工艺步骤的驱动功率、依赖度；其中，驱动功率用于表征每个工艺步骤对其他工艺步骤的影响力大小，依赖度用于表征每个工艺步骤对芯片成品率的影响力大小；

根据工艺步骤集合中的各工艺步骤的驱动功率和依赖度，对工艺步骤集合中的各工艺步骤进行层级划分，获得工艺步骤集合中的各工艺步骤的层级；

根据可达矩阵以及工艺步骤集合中的各工艺步骤的层级，对工艺步骤集合中的各工艺步骤进行连接，生成工艺步骤集合的有向图。