[发明专利]应用于二值化卷积神经网络的硬件加速器及其数据处理方法

说明书

本发明公开了一种应用于二值化卷积神经网络的硬件加速器及其数据处理方法，该硬件加速器包括：神经网络参数存储模块、矩阵生成器模块、卷积计算阵列模块、池化层模块以及全局控制模块；神经网络参数存储模块中预存有二值化灰度图片和每一层的神经网络训练参数；矩阵生成器负责准备卷积运算的输入数据；卷积计算阵列负责卷积层的卷积计算；池化层模块负责对卷积层的输出进行池化操作；全局控制模块负责控制整个系统正常工作。本发明旨在更加提升卷积神经网络运行速度，减少网络部署在硬件平台上消耗的资源以及计算资源，同时也减低网络运行的功耗。

技术领域

本发明属于人工智能硬件设计领域，尤其涉及一种应用于二值化卷积神经网络的加速器及其数据处理方法。

背景技术

卷积神经网络源自于人工神经网络。作为一种多层感知网络，对图像的旋转、按比例缩小或者放大以及图像的平移等多种图像变换形式具有很强的适应性，可以快速提取图像特征。它采用权值共享网络结构，这种结构与生物神经网络结构具有很强的相似性，这样的结构减少了权值的数量，从而降低了网络模型的复杂度，当对网络输入多维图像时这样的优点体现的更为明显，使图像可以直接作为网络的输入，避免了传统识别算法中复杂的特征提取和数据重建过程。

数字虽然笔画简单，类型只有十种。但由于数字笔画比较简单，差别相对较小，手写数字形状的千差万别导致识别难度增大，精度较低。而使用卷积神经网络可以大大提高识别精度，目前识别率已经可以达到99.33％。但是，在有些识别过程中，需要很快的识别速度，并且高精度。

卷积神经网络虽然具有以上优点，但是不可避免的需要进行大量的卷积计算，图像分辨率越高，卷积步长越小，需要的计算资源更多。同时，传统的卷积网络在训练阶段和测试阶段的输入图片、中间结果特征图采用全精度数据表示，此类型数据要实现乘法、加法操作需要大量DSP资源，同时训练阶段花费的时间也让人难以接受。

现阶段，人们通过将卷积神经网络部署在FPGA上，实现网络的加速，也有不少研究者通过将权重参数和中间特征图的数据量化成1bit数据，大量减少训练参数占用存储空间，同时量化数据带来的另一个好处就是卷积中包含的大量乘法和加法运算可以变成简单的逻辑运算，大大减少占用的计算资源，缩减了网络训练时间。然而，它们采用的众多技术中，对第一层输入的特征图采用的仍然是全精度数据，需要为第一层计算设计特殊的计算单元，通用性差，资源消耗多和功耗损失大；传统卷积采用乘累加与popcount算法的策略，没有最大程度的利用FPGA内部资源，计算周期增加；同时采用卷积计算边缘补+1或者-1的策略，边缘数据仍然需要计算，运算量随之增加，导致硬件资源消耗变大、计算周期增加。

发明内容

本发明为了在现有的技术之上，提出一种应用于二值化卷积神经网络的硬件加速器及其数据处理方法，旨在更加提升卷积神经网络训练速度，减少网络部署在硬件平台上消耗的资源以及计算资源，同时也减低网络运行的功耗。

本发明为达到上述目的所采用的技术方案是：

本发明一种应用于二值化卷积神经网络的硬件加速器的特点是：所述二值化卷积神经网络包括：K层二值化卷积层、K层激活函数层、K批量标准化层、K层池化层以及一层全连接分类输出层；并将所述批量标准化层中的训练参数个数合并为一个；

所述二值化卷积神经网络对大小为N×M的输入二值化灰度图片进行训练，得到每一层的神经网络训练参数；

所述的硬件加速电路包括：神经网络参数存储模块、矩阵生成器模块、卷积计算阵列模块、池化层模块以及全局控制模块；

所述神经网络参数存储模块中预存有所述输入二值化灰度图片和每一层的神经网络训练参数；所述神经网络训练参数包括：权重参数、批量标准化参数；且所存入的输入二值化灰度图片是以数据“0”表示所述二值化灰度图片中像素点“-1”，以数据“1”表示所述二值化灰度图片中像素点“1”；

所述矩阵生成器模块是由数据输入电路、特征图的数据寄存器组、数据输出电路组成；