[发明专利]用于执行指令以转换成16位浮点格式的系统和方法

权利要求书

1.一种处理器，包括：

提取电路，所述提取电路用于提取指令，所述指令具有字段，所述字段用于指定操作码以及包括N个单精度元素的第一源向量和包括至少N个16位浮点元素的目标向量的位置，所述操作码指示执行电路将所述第一源向量的每个元素转换为16位浮点格式，并且将每个经转换的元素存储到所述目标向量的对应位置中，该转换在必要时包括截断和舍入；

解码电路，所述解码电路用于对所述指令进行解码；以及

执行电路，所述执行电路用于根据所述操作码来对所述指令作出响应。

2.根据权利要求1所述的处理器，其中，所述16位浮点格式包括符号位、8位指数、以及尾数，所述尾数包括7个显式位和第八个隐式位。

3.根据权利要求1所述的处理器，其中，所述16位浮点格式是bfloat16或binary16。

4.根据权利要求1-3中任一项所述的处理器，其中：

所述指令还用于指定包括N个单精度元素的第二源向量的位置；

所述目标向量包括2乘N个16位浮点元素，这些浮点元素的前一半和后一半分别对应于所述第一源向量和所述第二源向量；并且

所述操作码指示执行电路将所述第一源向量和所述第二源向量的每个元素转换成16位浮点格式，并且将每个经转换的元素存储到所述目标向量的对应位置中，该转换在必要时包括截断和舍入。

5.根据权利要求1-3中任一项所述的处理器，其中，所述第一源向量和所述目标向量中的每一个的位置在寄存器中或者在存储器中。

6.根据权利要求1-3中的任一项所述的处理器，其中，N由所述指令指定并且具有4、8、16和32之一的值。

7.根据权利要求1-3中任一项所述的处理器，其中，当所述执行电路执行舍入时，其根据最近偶数舍入规则来执行。

8.根据权利要求1-3中任一项所述的处理器，其中，所述执行电路并行生成所述目标向量的所有N个元素。

9.一种系统，包括处理器和存储器，所述处理器包括：

提取电路，所述提取电路用于提取指令，所述指令具有字段，所述字段用于指定操作码以及包括N个单精度元素的第一源向量和包括至少N个16位浮点元素的目标向量的位置，所述操作码指示执行电路将所述第一源向量的每个元素转换为16位浮点格式，并且将每个经转换的元素存储到所述目标向量的对应位置中，该转换在必要时包括截断和舍入；

解码电路，所述解码电路用于对所述指令进行解码；以及

执行电路，所述执行电路用于根据所述操作码来对所述指令作出响应。

10.根据权利要求9所述的系统，其中，所述16位浮点格式包括符号位、8位指数、以及尾数，所述尾数包括7个显式位和第八个隐式位。

11.根据权利要求9所述的系统，其中，所述16位浮点格式是bfloat16或binary16。

12.根据权利要求9-11中任一项所述的系统，其中：

所述指令还用于指定包括N个单精度元素的第二源向量的位置；

所述目标向量包括2乘N个16位浮点元素，这些浮点元素的前一半和后一半分别对应于所述第一源向量和所述第二源向量；并且

所述操作码指示执行电路将所述第一源向量和所述第二源向量的每个元素转换成16位浮点格式，并且将每个经转换的元素存储到所述目标向量的对应位置中，该转换在必要时包括截断和舍入。

13.根据权利要求9-11中任一项所述的系统，其中，所述第一源向量和所述目标向量中的每一个的位置在寄存器中或者在存储器中。

14.根据权利要求9-11中任一项所述的系统，其中，N由所述指令指定并且具有4、8、16和32之一的值。