[发明专利]一种高速并行信号处理方法与装置

说明书

本发明公开了一种高速并行信号处理方法与装置，包括所述数据发送步骤S1：S101.信源产生N路基带数字信号；S102.发送端数字域基带信号处理模块对N路基带数字信号进行处理，得到N组数据；S103.对各组数据进行缓存和数据转换处理；S104.利用N通道DAC将转换处理后的各组数据进行数模转换，并以不同的相位通过信号发送模块进行发送；数据接收步骤S2包括：S201.由N通道ADC将接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；S202.接收端数据缓存转换模块对接收到数据进行缓存和转换处理；S203.接收端数字域基带信号处理模块对转换处理后的数据进行处理，得到N路基带信号传输给信宿。本发明的各通道独立进行数据的处理，不受其他通道的影响，降低了处理的复杂度。

技术领域

本发明涉及并行信号处理，特别是涉及一种高速并行信号处理方法与装置。

背景技术

随着低频段频谱资源的逐步耗尽，无线通信的工作频段正向太赫兹频段发展，通信速率越来越高。因此要求数字基带系统产生更大带宽、更高阶调制的信号，承载更高的数据量。受到系统核心(如FPGA)的工作频率的限制，高速信号的处理多采用多通道并行处理的方式。

但是，就目前而言，传统的并行信号处理方法复杂度较高，每个通道信号的处理受到其他通道的影响，这就给并行信号的传输、处理带来了诸多不便。

发明内容

本发明的目的在于克服现有技术的不足，提供一种高速并行信号处理方法与装置，各通道独立进行数据的处理，不受其他通道的影响，降低了处理的复杂度。

本发明的目的是通过以下技术方案来实现的：一种高速并行信号处理方法，包括数据发送步骤S1和数据接收步骤S2：

所述数据发送步骤S1包括：

S101.信源产生N路基带数字信号x₁(n),x₂(n),...,x_N(n)，传输给发送端数字域基带信号处理模块，每路信号均包含n个数据,其中n＞＞N且n为N的整数倍；

S102.利用发送端数字域基带信号处理模块对N路基带数字信号x₁(n),x₂(n),...,x_N(n)进行处理，得到N路数据y₁(1),y₁(2),...,y₁(n)、y₂(1),y₂(2),...,y₂(n)、…、y_N(1),y_N(2),...,y_N(n)传输给发送端数据缓存转换模块；

S103.利用发送端数据缓存转换模块对接收到的各路数据进行缓存和数据转换处理，并将处理结果传输给N通道DAC；

S104.利用N通道DAC将接收到的各组数据进行数模转换后，将转换得到的数据以不同的相位，通过信号发送模块进行发送；

所述数据接收步骤S2包括：

S201.通过信号接收模块对发送端发送的数据进行接收，由N通道ADC将接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；

S202.接收端数据缓存转换模块对接收到数据进行缓存和转换处理，并将处理结果传输给接收端数字域基带信号处理模块；

S203.接收端数字域基带信号处理模块对接收到的数据进行处理，得到N路基带信号传输给信宿。