[发明专利]一种基于网络接口的分布式高速数据采集系统在审
| 申请号: | 201911041260.2 | 申请日: | 2019-10-30 |
| 公开(公告)号: | CN110908951A | 公开(公告)日: | 2020-03-24 |
| 发明(设计)人: | 于爱华;侯北平;李刚;朱广信;宣皓滢;张超;王力 | 申请(专利权)人: | 浙江科技学院 |
| 主分类号: | G06F13/42 | 分类号: | G06F13/42 |
| 代理公司: | 北京轻创知识产权代理有限公司 11212 | 代理人: | 谈杰 |
| 地址: | 310023 浙江*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 基于 网络 接口 分布式 高速 数据 采集 系统 | ||
1.一种基于网络接口的分布式高速数据采集系统,其特征在于:通过多个ADC模块进行Interleaved分段数据高速采集,然后通过高速以太网络,在上位机进行数据处理,其中每一路ADC模块都包含一个基于ZYNQ Ultrascale FPGA控制芯片,分段数据采集模块与开发者设计的模拟通道之间的通信接口,把采集模块得到的数据送入数据存储模块,再通过高速DMA总线方式将数据送入PS中进行处理,最后将数据通过以太网络上传到上位机服务器,服务器对数据进行处理重建高速采集系统波形。
2.按照权利要求1所述一种基于网络接口的分布式高速数据采集系统,其特征在于:控制平台的分段采集工作流程为模拟输入信号经过触发电路后,通过同步时钟交错采样获得高速数字信号数据,将这些数据满足触发条件则将时钟数据为起始标志连续将测量存入DDR数据存储模块,数据通过DMA经过网络上传重建信号波形,ZYNQ内部采用AXI总线连接PS和PL。
3.按照权利要求1所述一种基于网络接口的分布式高速数据采集系统,其特征在于:基于时间交替并行采样的高速数据采集系统中每个ADC模块由一片ADC9213实现高速的采样,各路采样时钟之间的相位相差2*π/N,LVDS的电平标准,采集系统N路ADC需要N路相位可调的低抖动采样时钟,整个采集系统由N路分布interleaved并行的ADC组成,每片ADC的采样率是系统总采样率fs的1/N,ADC1、…、ADCN依次对输入波形进行采样,相邻两个采样点之间的时间间隔Ts=1/fs,采样时钟SCLK1、…、SCLKN依次错开一个固定的相位2*π/N,在后端网络上传后进行数据处理拼合重组,实现多片ADC模块构成的超高速采集系统,由于ADC芯片采用JESD204B高速串行接口,可以实现高速数据传输,信号经过模拟通道的调理后,经由ADC采样,等待同步触发脉冲到来后,将一定长度的波形数据数据刷入PL侧DDR,波形长度以数据帧为单位;当PL DDR达到满足规定阈值的帧数时,将DDR中的数据,通过DMA的方式搬运至PSDDR侧,PS软件则可通过以太网TCP协议,把数据传输至上位机系统,上位机通过网关系统采集N块板卡的数据,通过软FIFO的方式,对齐数据,并进行N路数据拼接,实现提升采样率的目的。
4.按照权利要求1所述一种基于网络接口的分布式高速数据采集系统,其特征在于:数据流过程为通过脉冲同步采集,N块ADC卡分别在PL DDR存储M帧数据,完成数据同步采集后,通过网络通信方式将N路数据汇集成{N,M}数据块,进行数据拼接,N片ADC脉冲数据拼合后的形成最终最终波形,由于N路FPGA中BUFR复位的不同步导致数据失配,通过基于ADC测试数据的BUFR同步自校正方法,实现参数D最佳延迟值的设定,保证单ADC数据的稳定同步。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江科技学院,未经浙江科技学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911041260.2/1.html,转载请声明来源钻瓜专利网。





