[发明专利]一种MOS栅控晶闸管及其制造方法

说明书

本发明涉及功率半导体技术，具体的说是涉及一种MOS栅控晶闸管及其制造方法。本发明主要是在相同元胞宽度下减小多晶硅栅极面积，从而在不牺牲器件导通及阻断特性的情况下，减小了器件的栅阳电容，具有高dv/dt抗性，可靠性高等优点，同时与现有MOS栅控晶闸管工艺兼容，解决了常规的MOS栅控晶闸管在脉冲功率应用时储能电容充电过程中的误开启问题。

技术领域

本发明涉及功率半导体技术，具体的说是涉及一种MOS栅控晶闸管及其制造方法。

背景技术

功率半导体器件作为开关器件，可以应用于电力电子领域和脉冲功率领域两个方面。在脉冲功率领域中，经常利用电容或电感储能的方式并结合半导体开关器件产生瞬态电压或电流脉冲。为了满足脉冲功率应用的要求，一般要求开关器件具备极高的峰值电流能力，电流上升率(di/dt)和电压上升率(dv/dt)。

MOS场控晶闸管(MOS Controlled Thyristor，简称：MCT)具有电流密度大，开态功耗低，开启速度快等优点，很适合应用于脉冲功率领域，但仍存在需要优化的地方。在利用电容储能方式产生电流脉冲时，由于充电电容充电速度较快，器件阳极电压上升率(dv/dt)很大，因此在高dv/dt上升沿的条件下，从栅极到阳极的电容会产生很大的瞬时位移电流流过器件栅极。如果此时器件栅阴极串联电阻较大，就会在栅极上产生一个较大的电压，如果该电压超过器件的阈值电压，就会使器件误开启，导致脉冲放电系统失效。

发明内容

本发明所要解决的，就是针对上述问题，提出一种具有较低栅阳电容,dv/dt耐量高的MOS栅控晶闸管及其制作方法，以解决常规的MCT在储能电容充电过程中遇到的误开启问题，从而提高器件和脉冲系统的可靠性。

为实现上述目的，本发明采用如下技术方案：

一种MOS栅控晶闸管，其元胞结构包括由P+阳极31和位于P+阳极31下表面的阳极金属32构成的阳极结构、位于阳极结构顶部的N-漂移区21和位于N-漂移区21顶部的栅极结构与阴极结构；所述阴极结构分为两部分，分别位于N-漂移区21上层的两端，且以N-漂移区21的垂直中线呈对称分布，每部分包括具有凸起结构29的P型阱区25、N型阱区26、N+源区27、P+源区28和阴极金属30；所述P型阱区25设置在漂移区顶部；所述N型阱区26位于P型阱区25上层；所述N+源区27和P+源区28并列设置并均位于N型阱区26上层，P型阱区25、N+源区27和P+源区28上表面与阴极金属30连接；所述P型阱区25通过凸起结构29与阴极金属30连接；所述栅极结构由位于N-漂移区21顶部的栅氧化层22、位于栅氧化层22顶部的多晶硅栅极23和位于N-衬底21上层的P+岛区24构成；所述栅氧化层22和多晶硅栅极23分为两部分的分离栅结构，分离栅结构包括由第一栅氧结构221，第一多晶硅结构231组成的第一栅极结构和由第二栅氧结构222，第二多晶硅结构232组成的第二栅极结构，分裂栅结构以N-漂移区21的垂直中线呈对称分布，分离栅结构底部与两侧的部分P+源区28、N型阱区26和P型阱区25上表面接触，分离栅结构底部同时覆盖阴极结构与P+岛区24之间的N-漂移区21上表面；P+岛区24上表面的两端分别与两侧的分离栅结构的部分底部接触。

本发明的技术方案，主要是将传统的栅极结构分为相互分离的两部分，从而减小了器件栅极通过栅氧化层与衬底接触的面积，使栅阳电容明显减小；为了缓解阻断状态下的栅极边缘的电场集中现象，本发明的方案采用在栅极下方设置P+岛区24，从而保证了器件的阻断特性与传统MCT器件基本一致。

还提供了一种MOS栅控晶闸管的制造方法，包括以下步骤：

第一步：采用衬底硅片制造结终端，形成N-漂移区21；

第二步：在N-漂移区21上表面热氧化生长场氧化层，光刻并刻蚀所述场氧化层，形成属于栅极结构的场氧结构；