[发明专利]一种高精度模拟量采集电路

权利要求书

1.一种高精度模拟量采集电路，包括采集放大电路、模数转换电路和光耦隔离电路；

采集放大电路包括分压电路和放大电路；

分压电路通过设置不同阻值的分压电阻，将采样电压Vin转换为运放U1可处理的0-5V之间的电压值；放大电路通过对经分压电路分压后的电压信号进行调理，将电压信号的数值大小调理为5-0V之间的电压值，通过运放U1输出B端输出直流信号，经过限流电阻连接到模/数转换器JK0_M，将调理后电压Vout发送到模数转换电路；

采集放大电路的所述分压电路包括分压电阻R1、R2、R3，滤波电容C1、C2，模拟量输入采样电压Vin与所述电阻R1的一端相连，所述电阻R1的另一端与所述电阻R2的一端以及C1的一端相连，所述电阻R2的另一端与C2的一端、R3的一端以及运放U1的输入A正端相连，所述R3、C2、C1的另一端接地PGND；

采集放大电路的所述放大电路包括运放U1、电容C3、C7、C10、C13，电阻R4、R6、R7、R8、R13，所述运放U1的供电端接+5V，接地端接地PGND，所述C7两端分别接+5V与PGND；所述运放U1的输入A负端与输出A端相连并与C3和R4的一端相连，所述C3另一端接地PGND，所述R4另一端与运放U1的输入B负端相连后，与并联的C10和R6一端相连，所述C10和R6并联的另一端与运放U1的输出B端和R13一端相连，所述R13另一端与采样放大电路输出端Vout和C13一端相连，所述C13另一端与地PGND相连；所述R7一端与运放U1的输入B正端相连，R7另一端与基准电压VREF相连，所述R8一端与运放U1的输入B正端相连，R8另一端与地PGND相连；

模数转换电路由模/数转换器电路和电压基准电路组成；模/数转换器电路进行模数转换，电压基准电路输出2.5V电压，作为模/数转换器JK0_M的基准参考电压；

模数转换电路的所述模/数转换器电路包括模/数转换器JK0_M，所述JK0_M的17脚与22脚与+5V相连；根据实际使用情况，采集放大电路采集到的模拟量Vout与JK0_M的V_IN0-V_IN15脚之一相连，不需要用到的管脚与地PGND相连；所述JK0_M的14、18、21、24脚与地PGND相连；所述JK0_M的15脚DOUT输出信号AD_DO_M，向外部数字信号处理单元发出经光耦隔离的数据逻辑输出信号；第20脚CS信号AD_CS0_M与光耦隔离电路相连，接收外部数字信号处理单元发出经光耦隔离的芯片选择信号；第16脚SCLK信号为AD_SCLK_M，接收外部数字信号处理单元发出经光耦隔离的串行时钟信号；第19脚DIN信号为AD_DIN_M，接收外部数字信号处理单元发出经光耦隔离的数据逻辑输入信号；

模数转换电路的所述电压基准电路由电压基准源U2，限流电阻R5，电容C4、C5、C6、C8、C9构成，所述U2的2脚与+5V相连，4脚与地PGND相连，所述C4与C8并联，接在+5V与地PGND之间，所述U2的6脚与JK0_M的23脚相连，所述U2的7脚与R5一端相连，R5另一端与C5一端相连，C5另一端与JK0_M的23脚相连，所述U2的6脚与地PGND之间并联电容C6与C9；

光耦隔离电路用于实现模/数转换器与数字接口隔离；

光耦隔离电路包括同向光耦OP0_M和异向光耦OP2_M，限流电阻R9、R10、R11、R12、R14、R15、R16、R17，电容R11、R12、R14、R15；所述OP0_M的1脚与+3.3V和C11一端相连，C11另一端与DGND相连，OP0_M的8脚与+5V和C14一端相连，C14另一端与PGND相连，OP0_M的4脚与DGND相连，5脚与PGND相连；6脚与7脚分别经过R15与R14和JK0_M的AD_CS0_M与AD_SCLK_M相连，2脚与3脚分别经过R9和R11和外部数字信号处理单元相连；

所述OP2_M的1脚与+3.3V和C12一端相连，C12另一端与DGND相连，OP2_M的8脚与+5V和C15一端相连，C15另一端与PGND相连，OP2_M的4脚与DGND相连，5脚与PGND相连；6脚与7脚分别经过R16与R17和JK0_M的AD_DO_M与AD_DIN_M相连，2脚与3脚分别经过R10和R12和外部数字信号处理单元相连；

所述模/数转换器电路的模/数转换器JK0_M，芯片型号AD7490BRU；

所述电压基准源U2，芯片型号ADR431BR；

同向光耦OP0_M，芯片规格为HCPL-0930，异向光耦OP2_M，芯片规格HCPL-0931；

运放U1采用的芯片型号为AD8606ARZ。