[发明专利]形成互连结构的方法以及平坦化基板的方法有效
| 申请号： | 201911016103.6 | 申请日： | 2019-10-24 |
| 公开（公告）号： | CN111128856B | 公开（公告）日： | 2022-10-04 |
| 发明（设计）人： | 刘文贵 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/027 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 形成 互连 结构 方法 以及 平坦 化基板 | ||
1.一种形成互连结构的方法，其特征在于，该方法包含：
提供一半导体基板；
沉积一光阻与一底部抗反射涂布层于该半导体基板上；
形成一开口于该光阻与该底部抗反射涂布层及该半导体基板的一部分中；
以一第一速度于该开口中沉积一导电材料，并以一第二速度于该光阻与该底部抗反射涂布层上沉积该导电材料，其中该第一速度大于该第二速度；以及
平坦化该导电材料与该半导体基板。
2.根据权利要求1所述的方法，其特征在于，沉积该光阻与该底部抗反射涂布层于该半导体基板上包含沉积该光阻与该底部抗反射涂布层为一单层。
3.根据权利要求1所述的方法，其特征在于，沉积该光阻与该底部抗反射涂布层于该半导体基板上包含沉积该光阻与该底部抗反射涂布层为两各别层。
4.根据权利要求1所述的方法，其特征在于，该方法还包含在100℃与1000℃之间的一温度烘烤该光阻与该底部抗反射涂布层。
5.根据权利要求1所述的方法，其特征在于，该方法还包含在沉积该导电材料之前，沉积一阻挡层于该光阻与该底部抗反射涂布层上及该开口中。
6.根据权利要求5所述的方法，其特征在于，该方法还包含在沉积该导电材料之前，沉积一种子层于该阻挡层上。
7.根据权利要求1所述的方法，其特征在于，平坦化该导电材料与该半导体基板还包含移除该光阻与该底部抗反射涂布层、执行一化学机械研磨制程、或其组合。
8.根据权利要求7所述的方法，其特征在于，去除该光阻与该底部抗反射涂布层包含执行一电浆蚀刻制程。
9.根据权利要求8所述的方法，其特征在于，该电浆蚀刻制程包含选自氧气、氮气、氢气、或其组合的一蚀刻气体。
10.根据权利要求9所述的方法，其特征在于，该蚀刻气体以在1ml/min与2000ml/min之间的一速率流动。
11.根据权利要求8所述的方法，其特征在于，执行该电浆蚀刻制程包含在280℃与1000℃之间的一温度执行该电浆蚀刻制程。
12.一种形成互连结构的方法，其特征在于，该方法包含：
沉积一光阻与一底部抗反射涂布层于一半导体基板上；
形成一开口于该光阻与该底部抗反射涂布层及该半导体基板中；
通过一电镀制程，以一第一速度于该开口中沉积一导电材料，并以一第二速度于该光阻与该底部抗反射涂布层上沉积该导电材料，其中该第一速度大于该第二速度；以及
平坦化该半导体基板。
13.根据权利要求12所述的方法，其特征在于，沉积该导电材料包含在0℃与600℃之间的一温度执行该电镀制程。
14.根据权利要求12所述的方法，其特征在于，沉积该导电材料包含以直流、交流、或其组合的一电源供应，并且以1W与10000W之间的一功率来执行该电镀制程。
15.根据权利要求12所述的方法，其特征在于，沉积该导电材料包含以0.01A/m与10000A/m之间的一电流密度，并以0.01V与10000V之间的一电压来执行该电镀制程。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911016103.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
