[发明专利]一种阵列基板

说明书

本申请提供一种阵列基板，其包括基板，基板对应显示区设有多条数据线，基板对应非显示区设有第一覆晶薄膜和第二覆晶薄膜；第一覆晶薄膜与第二覆晶薄膜分别位于显示区的相对两侧，且第一覆晶薄膜与第二覆晶薄膜均设有输出通道；每一条数据线的一端均通过第一扇出线与第一覆晶薄膜的输出通道电连接，每一条数据线的相对另一端均通过第二扇出线与第二覆晶薄膜的输出通道电连接，本申请通过第一扇出线与第二扇出线的长度相互补偿设计，使得每一条数据线两端连接的第一扇出线与第二扇出线的长度总和均相等，从而解决面板产生色偏的问题。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板。

背景技术

现有显示面板设计从覆晶薄膜(Chip On Film，COF)到显示区域之间的走线形成了一个扇形区域，即fanout区。在扇形区域内，由于中间区域的走线比较短，两侧区域走线比较长，所以两侧阻抗比中间阻抗大，造成信号经由扇形区域走线传输的过程中会在扇形区域两侧走线处衰减严重，最终导致显示面板的两侧与中间区域相比存在严重的充电不足问题，即中间区域比较亮，两边区域比较暗，视效上表现为色偏。

因此，现有技术存在缺陷，急需改进。

发明内容

本申请提供的一种阵列基板，能够解决现有显示面板因扇出区域走线存在的阻抗差异而导致显示面板的色偏问题。

为解决上述问题，本申请提供的技术方案如下：

本申请提供一种阵列基板，包括基板，所述基板对应显示区设有多条数据线，所述基板对应非显示区设有第一覆晶薄膜和第二覆晶薄膜；

所述第一覆晶薄膜与所述第二覆晶薄膜分别位于所述显示区的相对两侧，且所述第一覆晶薄膜与所述第二覆晶薄膜均设有输出通道；

每一条所述数据线的一端均通过第一扇出线与所述第一覆晶薄膜的输出通道电连接，每一条所述数据线的相对另一端均通过第二扇出线与所述第二覆晶薄膜的输出通道电连接；

其中，每一条所述数据线两端连接的所述第一扇出线与所述第二扇出线的长度总和均相等。

在本申请的阵列基板中，所述第一覆晶薄膜与所述第二覆晶薄膜位于所述数据线的延伸方向上且错位设置。

在本申请的阵列基板中，任一所述数据线两端连接的所述第一扇出线与所述第二扇出线的长度相互补偿。

在本申请的阵列基板中，所述显示区划分为中部区以及位于所述中部区两侧的第一区和第二区，所述第一覆晶薄膜与所述第一区的所述数据线连接的所述第一扇出线的长度大于所述第二覆晶薄膜与所述第一区的所述数据线连接的所述第二扇出线的长度，所述第一覆晶薄膜与所述第二区的所述数据线连接的所述第一扇出线的长度小于所述第二覆晶薄膜与所述第二区的所述数据线连接的所述第二扇出线的长度。

在本申请的阵列基板中，所述第一扇出线的长度在所述第一区至所述第二区的方向上递减，所述第二扇出线的长度在所述第一区至所述第二区的方向上递增。

在本申请的阵列基板中，同一所述数据线上连接的所述第一扇出线在所述第一区至所述第二区的方向上减少的长度等于所述第二扇出线在所述第一区至所述第二区的方向上增加的长度。

在本申请的阵列基板中，所述第一覆晶薄膜与所述第二覆晶薄膜上设置的所述输出通道的数量均与所述数据线的数量相等。

在本申请的阵列基板中，所述第一扇出线以及所述第二扇出线的线形可以为直线、折线、曲线中的一者或一者以上的任意组合。

在本申请的阵列基板中，任一条所述数据线及其两端连接的所述第一扇出线与所述第二扇出线三者的长度总和均相等。