[发明专利]碳化硅二极管及其制备方法

说明书

本发明公开了一种碳化硅二极管的制备方法，包括如下步骤：在SiC衬底上外延SiC，形成SiC外延层；热氧化所述SiC外延层表面，形成SiO₂层；在所述SiO₂层上沉积掩膜层；刻蚀有源区掩膜层，暴露有源区离子注入区域；部分刻蚀JTE区掩膜层，暴露JTE区离子注入区域；离子注入，形成P掺杂的JTE区和P+掺杂的有源区。本发明通过一次离子注入同时制作SiC JBS有源区P+和JTE终端区，简化工艺，降低了制作难度，降低了成本。

技术领域

本发明涉及一种碳化硅二极管的制备方法，还涉及一种由此制备方法得到的碳化硅二极管。

背景技术

碳化硅(SiC)是第三代宽禁带半导体之一，具有宽带隙、高击穿电场、高热导率、耐高温、耐高压、抗辐射等优异物理特性，所以SiC功率器件非常适合于高温、高电压、高功率等电力电子应用系统，在电动汽车、光伏逆变、轨道交通、风能发电、电机驱动等应用领域具有广阔应用前景。

碳化硅结势垒肖特基二极管(SiC JBS)是一种常见碳化硅功率二极管，兼具了肖特基二极管(SBD)和PiN二极管的优点，具有低开启电压、低反向漏电、高开关频率等特性。SiC JBS的终端结构一般有结终端扩展(JTE)、场限环(FLR)和场板(FP)。场限环终端的优点是P+场限环的制作可以和SiC JBS有源区的P+离子注入一起制作，但由于SiC功率器件的场限环间距较小，耐压对场限环间距敏感，对离子注入掩膜的制作工艺精度要求高。而JTE终端对注入掩膜制作工艺精度要求不高，但要求JTE终端离子注入浓度低、结深浅，故采用JTE终端的SiC JBS需要两次离子注入，工艺步骤多且成本高。

发明内容

为了解决上述问题，简化工艺，降低制作工艺难度，本发明提出了一种通过一次离子注入工艺实现采用JTE终端的SiC JBS的制备。

首先，本发明提供了一种碳化硅二极管的制备方法，其包括如下步骤：

步骤1)：在SiC衬底上外延SiC，形成SiC外延层；

步骤2)：热氧化所述SiC外延层表面，形成SiO₂层；

步骤3)：在所述SiO₂层上沉积掩膜层；

步骤4)：刻蚀有源区掩膜层，形成有源区离子注入区域；

步骤5)：部分刻蚀JTE区掩膜层，形成JTE区离子注入区域；

步骤6)：离子注入，形成P掺杂的JTE区和P+掺杂的有源区。

根据本发明的一些实施方式，步骤4)中，所述刻蚀为干法刻蚀。

根据本发明的一些实施方式，步骤4)中，所述刻蚀指的是将有源区离子注入区域的掩膜层刻蚀至掩膜层全部被刻蚀完，漏出SiO₂层。

根据本发明的一些实施方式，步骤5)中，所述部分刻蚀指的是将JTE区的掩膜层按照厚度方向刻蚀至留下一定厚度。

根据本发明的一些实施方式，步骤5)中，所述JTE区离子注入区域的掩膜层厚度为0.2-2μm。

根据本发明的一些实施方式，所述衬底为N型SiC，掺杂浓度为1e19cm^-3量级。

根据本发明的一些实施方式，所述SiC外延层厚度为5-100μm。

根据本发明的一些实施方式，所述SiC外延层的N型掺杂浓度为1e14cm^-3至5e16cm^-3。

根据本发明的一些实施方式，所述SiO₂层可以通过在碳化硅表面热氧化形成。