[发明专利]一种移位寄存器、其驱动方法、驱动电路及显示装置有效
申请号: | 201911000966.4 | 申请日: | 2019-10-21 |
公开(公告)号: | CN110706656B | 公开(公告)日: | 2021-02-02 |
发明(设计)人: | 陈沫;韩飞;孔超;邢卜瑄;鲁思颖 | 申请(专利权)人: | 京东方科技集团股份有限公司;合肥京东方显示技术有限公司 |
主分类号: | G09G3/3266 | 分类号: | G09G3/3266;G09G3/36;G11C19/28 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 张佳 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 移位寄存器 驱动 方法 电路 显示装置 | ||
1.一种移位寄存器,其特征在于,包括:输入模块、第一控制模块、第二控制模块、输出模块,其中:
所述输入模块用于在第一时钟信号端的信号控制下,将输入信号端的信号提供给第一节点;
所述第一控制模块用于根据所述第一时钟信号端的信号、第二时钟信号端的信号、第三时钟信号端的信号和所述第一节点的信号,控制第二节点的信号;
所述第二控制模块用于在所述第二节点的信号控制下,将第四时钟信号端的信号提供给第三节点,在所述第一节点的信号控制下,将第一参考信号端的信号提供给第三节点;
所述输出模块用于在所述第三节点的信号控制下,将所述第一参考信号端的信号提供给输出信号端,在所述第一节点的信号控制下,将第二参考信号端的信号提供给输出信号端;
所述第一控制模块包括:第二开关晶体管、第三开关晶体管、第四开关晶体管以及第五开关晶体管;其中:
所述第二开关晶体管的第一端与所述第一时钟信号端电连接,所述第二开关晶体管的控制端与所述第一时钟信号端电连接,所述第二开关晶体管的第二端与所述第二节点电连接;
所述第三开关晶体管的第一端与所述第一参考信号端电连接,所述第三开关晶体管的控制端与所述第三时钟信号端电连接,所述第三开关晶体管的第二端与所述第二节点电连接;
所述第四开关晶体管的第一端与所述第二节点电连接,所述第四开关晶体管的控制端与所述第二时钟信号端电连接,所述第四开关晶体管的第二端与所述第五开关晶体管的第一端电连接;
所述第五开关晶体管的控制端与所述第一节点电连接,所述第五开关晶体管的第二端与所述第一参考信号端电连接;
所述第二控制模块包括:第一电容、第六开关晶体管、第七开关晶体管;其中:
所述第一电容的第一端与所述第二节点电连接,所述第一电容的第二端与所述第三节点电连接;
所述第六开关晶体管的第一端与所述第四时钟信号端电连接,所述第六开关晶体管的控制端与所述第二节点电连接,所述第六开关晶体管的第二端与所述第三节点电连接;
所述第七开关晶体管的第一端与所述第三节点电连接,所述第七开关晶体管的控制端与所述第一节点电连接,所述第七开关晶体管的第二端与所述第一参考信号端电连接。
2.如权利要求1所述的移位寄存器,其特征在于,所述输入模块包括:第一开关晶体管,所述第一开关晶体管的第一端与所述输入信号端电连接,所述第一开关晶体管的控制端与所述第一时钟信号端电连接,所述第一开关晶体管的第二端与所述第一节点电连接。
3.如权利要求1所述的移位寄存器,其特征在于,所述输出模块包括:第二电容、第八开关晶体管、第九开关晶体管;其中:
所述第二电容的第一端与所述第三节点电连接,所述第二电容的第二端与所述输出信号端电连接;
所述第八开关晶体管的第一端与所述第一参考信号端电连接,所述第八开关晶体管的控制端与所述第三节点电连接,所述第八开关晶体管的第二端与所述输出信号端电连接;
所述第九开关晶体管的第一端与所述输出信号端电连接,所述第九开关晶体管的控制端与所述第一节点电连接,所述第九开关晶体管的第二端与所述第二参考信号端电连接。
4.如权利要求1所述的移位寄存器,其特征在于,所述移位寄存器还包括,电容耦合模块,所述电容耦合模块用于根据所述第二时钟信号端的信号调整第一节点的信号。
5.如权利要求4所述的移位寄存器,其特征在于,所述电容耦合模块包括:第三电容和第十开关晶体管;其中:
所述第三电容的第一端与所述第一节点电连接,所述第三电容的第二端与所述第十开关晶体管的第一端电连接;
所述第十开关晶体管的控制端与所述第一节点电连接,所述第十开关晶体管的第二端与所述第二时钟信号端电连接。
6.一种驱动电路,其特征在于,包括级联的多个如权利要求1-5任一项所述的移位寄存器。
7.一种显示装置,其特征在于,包括如权利要求6所述的驱动电路。
8.一种如权利要求1-5任一项所述的移位寄存器的驱动方法,其特征在于,包括:
第一阶段,对第一时钟信号端加载第一电平的信号,对第二时钟信号端、第三时钟信号端、第四时钟信号端加载第二电平的信号,对输入信号端加载第二电平的信号;
第二阶段,对第二时钟信号端加载第一电平的信号,对第一时钟信号端、第三时钟信号端、第四时钟信号端加载第二电平的信号,对输入信号端加载第二电平的信号;
第三阶段,对第四时钟信号端加载第一电平的信号,对第一时钟信号端、第二时钟信号端、第三时钟信号端加载第二电平的信号,对输入信号端加载第一电平的信号;
第四阶段,对第三时钟信号端加载第一电平的信号,对第一时钟信号端、第二时钟信号端、第四时钟信号端加载第二电平的信号,对输入信号端加载第一电平的信号;
第五阶段,对第一时钟信号端加载第一电平的信号,对第二时钟信号端、第三时钟信号端、第四时钟信号端加载第二电平的信号,对输入信号端加载第一电平的信号;
其中,当第一电平为高电平时,第二电平为低电平;或,当第一电平为低电平,第二电平为高电平。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;合肥京东方显示技术有限公司,未经京东方科技集团股份有限公司;合肥京东方显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911000966.4/1.html,转载请声明来源钻瓜专利网。