[发明专利]电平移位电路

说明书

本申请涉及一种电平移位电路，包括输入电路、第一输出电路和第二输出电路，输入电路连接第一电源电压端、第二电源电压端和电压输入端，输入电路通过第一节点和第二节点连接第二输出电路，第二输出电路通过第三节点和第四节点连接第一输出电路，第一输出电路连接第二电源电压端、第三电源电压端和第一电压输出端，第二输出电路连接第二电源电压端和第二电压输出端。第一电源电压端、第二电源电压端和第三电源电压端分别用于接入第一电源电压、第二电源电压和第三电源电压。可支持将低电压电源域的输入信号移位到高电平电源域，以及将高电平电源域的输入信号移位到低电压电源域，实现了不同电源域之间的电平移位。

技术领域

本申请涉及电子电路及半导体技术领域，特别是涉及一种电平移位电路。

背景技术

在部分CMOS集成电路工艺中，只提供耐低电压(如1.8V，以下用VDDL表示低电源电压)的输入输出(IO)MOSFET器件，这些MOSFET器件的栅极、源极、漏极和背栅之间的电压差都不能超过VDDL。但是有些通信接口协议约定电路接口要工作在高电压(如3.3V，以下用VDDH表示高电源电压)下，或者某些外部需要通信的电路只提供高电压的输入输出接口，以及电源管理等电路的输出驱动级都需要工作在高电压。这些输出驱动电路的上拉功率管和下拉功率管一般都是分别驱动，高位的上拉PMOSFET在VDDH-VDDL电源域驱动，低位的下拉NMOSFET在VDDL-GND电源域驱动。输入逻辑信号先在VDDL-GND电源域处理，然后在移位到VDDH-VDDL电源域驱动高位的上拉功率管。有些输出驱动级为了防止上拉功率管和下拉功率管同时导通，需要加入不交叠控制电路，这就需要将VDDH-VDDL电源域的逻辑信号又向下移位到VDDL-GND电源域进行处理。基于此，如何实现不同电源域之间的电平移位，是一个亟待解决的问题。

发明内容

基于此，有必要针对上述问题，提供一种可实现不同电源域之间的电平移位的电平移位电路。

一种电平移位电路，包括输入电路、第一输出电路和第二输出电路，所述输入电路连接第一电源电压端、第二电源电压端和电压输入端，所述输入电路通过第一节点和第二节点连接所述第二输出电路，所述第二输出电路通过第三节点和第四节点连接所述第一输出电路，所述第一输出电路连接所述第二电源电压端、所述第三电源电压端和第一电压输出端，所述第二输出电路连接所述第二电源电压端和第二电压输出端；所述第一电源电压端、所述第二电源电压端和所述第三电源电压端分别用于接入第一电源电压、第二电源电压和第三电源电压；其中，所述第一电源电压、所述第二电源电压和所述第三电源电压依次增大，或所述第一电源电压、所述第二电源电压和所述第三电源电压依次减小；

所述输入电路在所述电压输入端接入第一电源电压时，使所述第一节点为第二电源电压，以及所述第二节点为第一电源电压；所述第二输出电路在所述第一节点为第二电源电压、所述第二节点为第一电源电压时，使所述第三节点为第三电源电压，所述第四节点为第二电源电压，以及通过所述第二电压输出端输出第一电源电压；所述第一输出电路在所述第三节点为第三电源电压、所述第四节点为第二电源电压时，通过所述第一电压输出端输出第二电源电压；

所述输入电路在所述电压输入端接入第二电源电压时，使所述第一节点为第一电源电压，以及所述第二节点为第二电源电压；所述第二输出电路在所述第一节点为第一电源电压、所述第二节点为第二电源电压时，使所述第三节点为第二电源电压，所述第四节点为第三电源电压，以及通过所述第二电压输出端输出第三电源电压；所述第一输出电路在所述第三节点为第二电源电压、所述第四节点为第三电源电压时，通过所述第一电压输出端输出第三电源电压。

在其中一个实施例中，所述第一电源电压端、所述第二电源电压端和所述第三电源电压端分别为接地端、低电压电源端和高电压电源端，所述第一电源电压、所述第二电源电压和所述第三电源电压依次增大，且分别为地电平、低电压和高电压。

在其中一个实施例中，所述输入电路包括开关管PM0、开关管NM0、开关管NM3和开关管NM4；