[发明专利]包含划道的半导体芯片

说明书

一种半导体芯片，包括：衬底，衬底包括主芯片区域以及围绕主芯片区域的划道；下层间绝缘层，设置在划道中的衬底上；电路结构，设置在划道中的下层间绝缘层上；焊盘结构，设置在下层间绝缘层上。该电路结构和焊盘结构设置成在划道的纵向方向上彼此间隔开。

技术领域

与示例实施方式一致的装置涉及包括划道的半导体芯片及其制造方法。

背景技术

随着半导体器件按比例缩小并高度集成，设置在相邻互连层之间的绝缘层用作低k电介质材料，以便抑制互连层之间的寄生电容的产生。然而，低k电介质材料比典型的传统绝缘层具有较低的强度并且更弱。

在激光锯切工艺中，在晶片的后表面中形成裂缝然后裂缝垂直地行进以分离半导体芯片。在包括由低k电介质材料制成的绝缘层的晶片的情况下，由于低k电介质材料的低强度，裂缝难以垂直地行进，而是可能发生剥离现象，即其中设置在划道中的氧化物层被剥离。

发明内容

各种示例实施方式提供了一种具有划道结构的半导体器件，该划道结构能够在锯切工艺中防止氧化物层的剥离或不分离，在锯切工艺中晶片被切割成单独的半导体芯片。

根据示例实施方式的一方面，提供了一种包括半导体芯片，包括：衬底，该衬底包括主芯片区域和围绕该主芯片区域的划道；设置在划道中的衬底上的下层间绝缘层；设置在划道中的下层间绝缘层上的电路结构；以及设置在下层间绝缘层上的焊盘结构。该电路结构和焊盘结构设置成在划道的纵向方向上彼此间隔开。

根据另一示例实施方式的一方面，提供了一种半导体芯片，包括：衬底，该衬底包括主芯片区域和围绕该主芯片区域并形成半导体芯片的侧表面的划道；设置在划道中的衬底上的下层间绝缘层；和堆叠结构，该堆叠结构包括低k电介质层以及上层间绝缘层，该低k电介质层和上层间绝缘层顺序地堆叠在下层间绝缘层上。该堆叠结构还可以包括：钝化层和金属焊盘层，该钝化层和金属焊盘层设置在上层间绝缘层上。下层间绝缘层的上表面以及沿着划道的纵向方向设置在堆叠结构的相反侧上的堆叠结构的第一侧壁和第二侧壁被暴露。

根据另一示例实施方式的一方面，提供了一种半导体芯片，包括：衬底，该衬底包括主芯片区域和围绕主芯片区域的划道；沿划道的纵向方向延伸的堆叠结构，该堆叠结构提供在划道中的衬底上并包括低k电介质材料；开口区域，其中部分地去除堆叠结构；以及设置在开口区域中的焊盘结构。焊盘结构设置成在划道的纵向方向上与堆叠结构间隔开。

附图说明

通过以下结合附图的详细描述，将更清楚地理解以上和其他方面、特征和优点，其中：

图1是示意性地示出根据示例实施方式的半导体晶片的透视图；

图2是示出图1的区域A的放大图；

图3是沿图2中的线I-I'截取的垂直截面图；

图4是沿图2中的线II-II'截取的垂直截面图；

图5是沿图2中的线III-III'截取的垂直截面图；

图6是沿图2中的线IV-IV'截取的垂直截面图；

图7是沿图2中的线I-I'分割半导体晶片时沿分割的半导体芯片的线II-II'截取的垂直截面图；

图8是沿图2中的线I-I'分割半导体晶片时沿分割的半导体芯片的线III-III'截取的垂直截面图；

图9是沿图2中的线I-I'分割半导体晶片时沿分割的半导体芯片的线IV-IV'截取的垂直截面图；

图10是示出根据示例实施方式的图1中的区域A的放大图；

图11是沿图10中的线V-V'的垂直截面图；和