[发明专利]磁通道接面结构与其制造方法有效
申请号: | 201910983590.7 | 申请日: | 2019-10-16 |
公开(公告)号: | CN111063797B | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | 杨毅;沈冬娜;王郁仁 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H10N50/01 | 分类号: | H10N50/01;H10N50/10;H10N50/80 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 韩旭;黄艳 |
地址: | 中国台*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 通道 结构 与其 制造 方法 | ||
1.一种制造磁通道接面结构的方法,包括:
在一底电极上沉积一磁通道接面堆叠,其中上述磁通道接面堆叠包括至少一钉扎层于上述底电极上、一阻障层于上述钉扎层上和一自由层于上述阻障层上;
在上述磁通道接面堆叠上沉积一顶电极层;
在上述顶电极层上形成一硬遮罩;
第一蚀刻未被上述硬遮罩覆盖的上述顶电极层;
之后在图案化的上述顶电极层和上述硬遮罩上沉积一第一间隔物层,并在水平表面上蚀去上述第一间隔物层,在图案化的顶电极层的侧壁上留下第一间隔物;
之后第二蚀刻未被上述硬遮罩和上述第一间隔物覆盖的上述自由层;及
之后重复在图案化的先前层和上述硬遮罩上沉积后续间隔物层,并在水平表面上蚀去上述后续间隔物层,在上述图案化的先前层的侧壁上留下后续间隔物层,之后第三刻蚀未被上述硬遮罩和上述后续间隔物覆盖的一继续层,直到上述磁通道接面堆叠的所有层均已被蚀刻以完成上述磁通道接面结构。
2.如权利要求1所述的制造磁通道接面结构的方法,其中上述顶电极层包括Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或它们的合金,并且上述硬遮罩包括SiO2、SiN、SiON、SiC或SiCN,其中在上述第一蚀刻上述顶电极层之前,上述硬遮罩被氟碳基的等离子体蚀刻。
3.如权利要求1所述的制造磁通道接面结构的方法,还包括:
在上述自由层上沉积一后续间隔物层之前,在上述自由层上沉积一封装层,其中上述封装层包括厚度为5-30nm的Al2O3、SiON或SiN;及
在水平表面上蚀去上述后续间隔物层和上述封装层,并在上述自由层的侧壁上留下后续间隔物。
4.如权利要求1所述的制造磁通道接面结构的方法,其中上述第一蚀刻、第二蚀刻和第三蚀刻包括一Ar、或Xe RIE或IBE蚀刻。
5.如权利要求1所述的制造磁通道接面结构的方法,其中上述磁通道接面堆叠的侧壁没有化学损伤,且其中在上述第一蚀刻之后,在上述顶电极的上述侧壁上形成一第一导电金属再沉积层。
6.如权利要求5所述的制造磁通道接面结构的方法,其中对上述磁通道接面堆叠的侧壁没有化学损伤,且其中在每次上述第二蚀刻和第三蚀刻之后,在上述第一或后续间隔物上形成一后续导电金属再沉积层,在上述第一导电金属再沉积层和上述后续导电金属再沉积层中的任何一层之间没有接触,因为它们被上述第一间隔物和上述后续间隔物隔开。
7.如权利要求1所述的制造磁通道接面结构的方法,其中上述沉积上述第一或后续间隔物层包括沉积一具有低离子溅射产率的介电材料,上述介电材料包括SiN、碳、TaC或金属氧化物,通过原位或异位的化学气相沉积、物理气相沉积或原子层沉积以达5-30纳米的厚度。
8.如权利要求1所述的制造磁通道接面结构的方法,其中上述间隔物的蚀刻速率≤上述自由层或任何上述继续层的蚀刻速率的1/5。
9.如权利要求1所述的制造磁通道接面结构的方法,还包括:
以一介电层覆盖上述磁通道接面结构;
通过化学机械抛光,平坦化上述介电层以暴露上述顶电极层;及
形成一顶金属和上述顶电极层接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910983590.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:熨平板双滑架延伸管定向
- 下一篇:半导体装置