[发明专利]一种2.5D封装结构及其制造方法

说明书

本发明公开了一种2.5D封装结构，包括：转接板；导电硅通孔，所述导电硅通孔设置在贯穿所述转接板的内部；转接板正面重新布局布线层，所述转接板正面重新布局布线层电连接所述导电硅通孔；第一芯片，所述第一芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；第二芯片，所述第二芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；底填胶层，所述底填胶设置在所述第一芯片和或所述第二芯片的底部与所述正面重新布局布线层之间；正面塑封层，所述正面塑封层包覆所述第一芯片和所述第二芯片；转接板背面金属层。

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种2.5D封装结构及其制造方法。

背景技术

CoWoS(Chip-on-Wafer-on-Substrate)和InFO(Integrated Fan Out)是台积电推出的2.5D封装技术，也称为晶圆级封装。台积电的2.5D封装技术是把芯片封装到硅转接板上，并使用硅转接板上的高密度走线进行互联。其中，CoWoS主要针对高端市场，互连线的数量、密度和封装尺寸都比较大。InFO针对性价比市场，封装尺寸较小，连线数量也比较少。

台积电现有的CoWoS工艺主要有两种方案，其中之一是先完成硅转接板的制作，再进行芯片的贴片、封装(塑封)等工艺，该方案中需要用到多次的键合和拆键合制程，增加了键合胶残留，降低了良率；另外一种方案是先完成硅转接板正面工艺后进行芯片贴片、封装(塑封)等工艺，完成后再减薄转接板，进行转接板背面工艺，该方案中需要克服的是塑封料和硅的膨胀系数不匹配的问题，很容易出现翘曲问题，引起制程缺陷和良率损失。

针对现有的CoWoS工艺存在的键合胶残留以及晶圆翘曲等问题，本发明提出一种2.5D封装结构及其制造方法，至少部分的克服了上述问题。

发明内容

针对现有的CoWoS工艺存在的键合胶残留以及晶圆翘曲等问题，根据本发明的一个实施例，提供一种2.5D封装结构，包括：

转接板；

导电硅通孔，所述导电硅通孔设置在贯穿所述转接板的内部；

转接板正面重新布局布线层，所述转接板正面重新布局布线层电连接所述导电硅通孔；

第一芯片，所述第一芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；

第二芯片，所述第二芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接；

底填胶层，所述底填胶设置在所述第一芯片和或所述第二芯片的底部与所述正面重新布局布线层之间；

正面塑封层，所述正面塑封层包覆所述第一芯片和所述第二芯片；

转接板背面金属层，所述转接板背面金属层电连接所述导电硅通孔，实现与所述转接板正面重新布局布线层、所述第一芯片、所述第二芯片的电连接；

外接焊球，所述外接焊球设置在所述转接板背面金属层的外接焊盘上；以及

背面塑封层，所述背面塑封层包覆除所述外接焊球的所述转接板的背面。

在本发明的一个实施例中，该2.5D封装结构还包括第三芯片，所述第三芯片设置在所述转接板正面重新布局布线层的上方，并与所述转接板正面重新布局布线层电连接。

在本发明的一个实施例中，所述转接板为硅转接板，其厚度为80微米至130微米。

在本发明的一个实施例中，转接板正面重新布局布线层为单层或多层导电金属层，并具有设置在同层金属间和临层金属间的介质层，其中最上次金属层进一步包括M个芯片焊盘，M≥2。