[发明专利]5G NR标准的LDPC编码的实现方法和装置在审
申请号: | 201910979059.2 | 申请日: | 2019-10-15 |
公开(公告)号: | CN112671504A | 公开(公告)日: | 2021-04-16 |
发明(设计)人: | 陶雄强;胡嘉欣;张永旸;闫丽新;满小明 | 申请(专利权)人: | 普天信息技术有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H03M13/11 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 王文思 |
地址: | 100080 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | nr 标准 ldpc 编码 实现 方法 装置 | ||
本发明实施例提供一种5G NR标准的LDPC编码的实现方法和装置。所述方法包括:获取LDPC编码的校验矩阵H;对所述校验矩阵H按照指定尺寸进行分解,得到分解后的校验矩阵;根据分解后的校验矩阵对校验公式进行分解;根据分解后的校验公式求解校验比特w,并根据所述校验比特w进行LDPC编码。本发明实施例能够降低矩阵处理所需的处理量,使得5G NR标准的LDPC编码的实现可以有更低的资源消耗及更低的处理时延。
技术领域
本发明涉及通信技术领域,尤其涉及一种5G NR标准的LDPC编码的实现方法和装置。
背景技术
LDPC((Low Density Parity Check,低密度奇偶校验码)码是一种具有稀疏校验矩阵的分组纠错码。几乎适用于所有的信道,因此成为编码界近年来的研究热点。它的性能逼近香农限,且描述和实现简单,易于进行理论分析和研究,译码简单且可实行并行操作,适合硬件实现。该编码方式目前已经被5G NR标准采用,用于业务信道编码。
目前5G NR标准中的LDPC编码需要生成校验比特w,使其满足其中c为需要编码的比特,H为校验矩阵。H矩阵组成时,先生成基矩阵HBG,HBG为46×68或者42×52维矩阵,之后用Zc×Zc的矩阵替换HBG中的每个元素获得,其中Zc×Zc的最大维数可以达到384×384,也就是校验矩阵H的最大维数可以达到16128×19968维。虽然其使用的是稀疏校验矩阵,可以在处理上做一些优化,但也对处理器的计算提出了较高的挑战,很多场景处理器需要借助外部加速器才能实现如此大量的运算。
发明内容
针对现有技术问题,本发明实施例提供一种5G NR标准的LDPC编码的实现方法和装置。
本发明实施例提供一种5G NR标准的LDPC编码的实现方法,所述方法包括:
获取LDPC编码的校验矩阵H;
对所述校验矩阵H按照指定尺寸进行分解,得到分解后的校验矩阵;
根据分解后的校验矩阵对校验公式进行分解,所述校验公式为其中,c为需要编码的比特,w为校验比特;
根据分解后的校验公式求解校验比特w,并根据所述校验比特w进行LDPC编码。
本发明实施例提供一种5G NR标准的LDPC编码的实现装置,所述装置包括:
获取单元,用于获取LDPC编码的校验矩阵H;
第一分解单元,用于对所述校验矩阵H按照指定尺寸进行分解,得到分解后的校验矩阵;
第二分解单元,用于根据分解后的校验矩阵对校验公式进行分解,所述校验公式为其中,c为需要编码的比特,w为校验比特;
处理单元,用于根据分解后的校验公式求解校验比特w,并根据所述校验比特w进行LDPC编码。
本发明实施例还提供一种电子设备,包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现上述5G NR标准的LDPC编码的实现方法。
本发明实施例还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,所述程序被处理器执行时实现上述5G NR标准的LDPC编码的实现方法。
本发明实施例提供的5G NR标准的LDPC编码的实现方法和装置,通过将校验矩阵进行分解,并将校验公式进行分解,根据分解后的校验公式将w的及计算拆解为了两步计算w1和w2,能够降低矩阵处理所需的处理量,使得5G NR标准的LDPC编码的实现可以有更低的资源消耗及更低的处理时延。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于普天信息技术有限公司,未经普天信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910979059.2/2.html,转载请声明来源钻瓜专利网。