[发明专利]一种铁电二端器件、三维铁电存储器件及制备方法

说明书

本发明涉及一种铁电二端器件、三维铁电存储器件及制备方法。该铁电二端器件，包括：依次设置的第一金属电极层、铁电介质层和第二金属电极层；所述第一金属电极层与所述铁电介质层接触，形成肖特基势垒；所述第二金属电极层与所述铁电介质层接触，形成欧姆接触。采用这种结构的铁电二端器件具有利用势垒高度控制来进行阻值调控的优点，信息读取方式为非破坏性，且适用于高密度存储。

技术领域

本发明涉及微电子技术领域，尤其涉及一种铁电二端器件、三维铁电存储器件及制备方法。

背景技术

信息技术的迅速普及，使得人们对存储器的容量，读写速度，功耗等提出了更高的要求。铁电存储器由于其超低功耗和超快读写等优势被认为是下一代存储器的有力候选者。然而随着半导体工艺节点不断减小，存储单元的尺寸也不断缩小，对制备工艺提出了更高的要求，成本也迅速上升。铁电存储器FeRAM在130nm以下遇到了微缩瓶颈，传统铁电薄膜PZT等进一步减薄会导致铁电性消失，且工艺上无法实现三维化，不满足基于1T1C结构的FeRAM对三维电容的要求。另一方面，传统FeRAM采用的1T1C结构需要额外的晶体管器件来做选通，不适合三维堆叠。

为解决上述问题，现有技术通过改进结构将铁电存储器在垂直方向上堆叠，实现多层存储单元，从而扩大容量。具体是采用3D FeNAND的结构，即基于铁电晶体管FeFET存储单元，采用flash三维化，即3D NAND flash，类似的垂直沟道解决方案，将NAND形式的串联晶体管立起来，实现在垂直方向上的堆叠。但铁电晶体管结构为三端器件，堆叠密度低，导致存储密度低，且由于NAND是串联形成，擦除必须按块操作，无法实现真正意义上的随机读写，铁电存储的优势没有被最大程度发挥。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提出了一种铁电二端器件、三维铁电存储器件及制备方法，能够解决现有铁电存储器存储密度低、无法随机读写的问题。

根据本发明的第一方面，本发明提供了一种铁电二端器件，包括依次设置的第一金属电极层、铁电介质层和第二金属电极层；

第一金属电极层与铁电介质层接触，形成肖特基势垒；

第二金属电极层与铁电介质层接触，形成欧姆接触。

作为本发明的进一步改进，若铁电介质层为n型材料，则第一金属电极层为高功率函数金属电极层，第二金属电极层为低功函数金属电极层；

若铁电介质层为p型材料，则第一金属电极层为低功函数金属电极层，第二金属电极层为高功率函数金属电极层。

作为本发明的进一步改进，依次设置的方向与铁电介质层极化方向平行。

作为本发明的进一步改进，若铁电介质层极化方向为面外极化，则沿上下方向依次设置第一金属电极层、铁电介质层和第二金属电极层；

若铁电介质层极化方向为面内极化，则沿左右方向依次设置第一金属电极层、铁电介质层和第二金属电极层。

作为本发明的进一步改进，铁电介质层为化合物BiFeO3、或BaTiO3、或Pb[Zr_xTi_1-x]O₃、或铁电半导体材料、或化合物HfO2、或化合物HfO2掺杂Si、Al、N、La、Gd、Y或Zr形成的化合物，其中0≤x≤1。

根据本发明的第二方面，本发明提供了一种三维铁电存储器件制备方法，用来形成沿垂直方向堆叠的三维铁电存储器件，包括：

S1，在衬底上沉积二氧化硅绝缘层，在二氧化硅绝缘层上刻蚀N条平行且彼此间等间距的沟槽,向沟槽填充金属电极层形成第一电极，其中N为大于等于2的整数；

S2，在衬底上继续沉积二氧化硅绝缘层，在第一电极投影上方的二氧化硅绝缘层中制备N×M个第一绝缘层阵列通孔，使第一电极部分裸露；