[发明专利]使用低精度和高精度的混合推理

权利要求书

1.一种通用图形处理单元，包括：

流式多处理器，具有包括硬件多线程的单指令多线程(SIMT)架构，其中，所述流式多处理器包括：

第一处理块，所述第一处理块包括具有第一浮点数据路径的第一处理核和具有第一整数数据路径的第二处理核，所述第一整数数据路径独立于所述第一浮点数据路径，其中所述第一整数数据路径用于启用第一指令的执行，并且所述第一浮点数据路径用于启用第二指令的同时执行；

第二处理块，所述第二处理块包括具有第二浮点数据路径的第三处理核和具有第二整数数据路径的第四处理核，所述第二整数数据路径独立于所述第二浮点数据路径，其中所述第二整数数据路径用于启用第三指令的执行，并且所述第二浮点数据路径用于启用第四指令的同时执行；以及

存储器，与所述第一处理块以及所述第二处理块耦合。

2.如权利要求1所述的通用图形处理单元，其特征在于，所述存储器在所述第一处理块和所述第二处理块之间共享。

3.如权利要求2所述的通用图形处理单元，其特征在于，所述存储器包括可由至少所述第一处理核以及所述第三处理核访问的数据高速缓存。

4.如权利要求1所述的通用图形处理单元，其特征在于，所述流式多处理器附加地包括一个或多个硬件调度器，用于将第一组线程调度给至少所述第一处理核以及所述第三处理核。

5.如权利要求4所述的通用图形处理单元，其特征在于，所述一个或多个硬件调度器附加地用于将第二组线程调度给至少所述第二处理核以及所述第四处理核。

6.如权利要求1所述的通用图形处理单元，其特征在于：

所述第一处理块包括与所述第一处理核以及所述第二处理核耦合的第一寄存器堆；以及

所述第二处理块包括与所述第三处理核以及所述第四处理核耦合的第二寄存器堆。

7.如权利要求1所述的通用图形处理单元，其特征在于，所述第一处理核用于执行64位浮点操作，并且所述第三处理核用于执行16位或32位浮点操作。

8.如权利要求1所述的通用图形处理单元，其特征在于，所述第二处理核用于执行32位整数操作，并且所述第四处理核用于执行一个或多个8位整数操作。

9.一种处理系统，包括：

高带宽图形双数据速率存储器；以及

通用图形处理器，所述通用图形处理器经由两个或更多个存储器控制器与所述高带宽图形双数据速率存储器耦合，所述通用图形处理器包括具有单指令多线程(SIMT)架构的硬件多线程计算单元，其中，所述硬件多线程计算单元包括：

第一寄存器堆和第一硬件调度器，所述第一寄存器堆和所述第一硬件调度器各自与第一处理核以及第二处理核耦合，所述第一处理核具有第一浮点数据路径，并且所述第二处理核具有第一整数数据路径，所述第一整数数据路径独立于所述第一浮点数据路径，其中，所述第一整数数据路径用于启用第一指令的执行，并且所述第一浮点数据路径用于启用第二指令的同时执行；

第二寄存器堆和第二硬件调度器，所述第二寄存器堆和所述第二硬件调度器各自与第三处理核以及第四处理核耦合，所述第三处理核具有第二浮点数据路径，并且所述第四处理核具有第二整数数据路径，所述第二整数数据路径独立于所述第二浮点数据路径，其中，所述第二整数数据路径用于启用第三指令的执行，并且所述第二浮点数据路径用于启用第四指令的同时执行；以及

内部存储器，与所述第一处理核、所述第二处理核、所述第三处理核以及所述第四处理核耦合。

10.如权利要求9所述的处理系统，其特征在于，所述内部存储器用于在所述第一处理核、所述第二处理核、所述第三处理核以及所述第四处理核之间共享，并且所述高带宽图形双数据速率存储器是图形双数据速率六(GDDR6)存储器。