[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，其特征在于，包括：

衬底；

位于所述衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；

贯穿所述栅叠层结构的多个沟道柱；以及

贯穿所述栅叠层结构的导电通道，所述导电通道形成于贯穿所述栅叠层结构的栅线缝隙中，所述栅线缝隙的底面形状与所述导电通道的底面形状相匹配，

其中，采用干法蚀刻工艺形成贯穿所述栅叠层结构的所述栅线缝隙，采用软蚀刻工艺处理所述栅线缝隙的底面，使得所述栅线缝隙的至少部分底面为曲面，从而所述导电通道的至少部分底面为曲面。

2.根据权利要求1所述的3D存储器件，其特征在于，所述导电通道的底面为锥面。

3.根据权利要求1所述的3D存储器件，其特征在于，所述导电通道延伸至所述衬底，在所述衬底与所述导电通道的底面相应的位置具有掺杂区，所述掺杂区使得所述导电通道与所述衬底电连接。

4.根据权利要求1或3所述的3D存储器件，其特征在于，所述多个沟道柱经由所述导电通道连接至源线。

5.根据权利要求1或3所述的3D存储器件，其特征在于，还包括：位于所述衬底中的CMOS电路，所述导电通道提供所述CMOS电路与外部电路之间的电连接。

6.一种3D存储器件的制造方法，其特征在于，包括：

形成位于衬底上方的栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；

形成贯穿所述栅叠层结构的栅线缝隙；

形成贯穿所述栅叠层结构的多个沟道柱；

形成贯穿所述栅叠层结构的导电通道，所述导电通道形成于所述栅线缝隙中，所述栅线缝隙的底面形状与所述导电通道的底面形状相匹配，

其中，采用干法蚀刻工艺形成贯穿所述栅叠层结构的所述栅线缝隙，采用软蚀刻工艺处理所述栅线缝隙的底面，使得所述栅线缝隙的至少部分底面为曲面，从而所述导电通道的至少部分底面为曲面。

7.根据权利要求6所述的制造方法，其特征在于，形成所述栅叠层结构的方法包括：

形成位于所述衬底上方的绝缘叠层结构，所述栅叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；以及

将所述绝缘叠层结构中的多个牺牲层置换成多个栅极导体，形成栅叠层结构。

8.根据权利要求6所述的制造方法，其特征在于，在形成所述栅线缝隙后，还包括：经由所述栅线缝隙的底面对所述衬底进行离子注入，以形成掺杂区。

9.根据权利要求6所述的制造方法，其特征在于，还包括：形成与所述导电通道连接的源极，所述多个沟道柱经由所述导电通道连接至所述源极。