[发明专利]三维存储器结构及其制备方法

说明书

本发明提供一种三维存储器结构及其制备方法，制备方法包括：提供半导体衬底，形成叠层结构，于叠层结构中形成沟道孔，于沟道孔的内壁上形成功能侧壁层，于功能侧壁层表面形成沟道层，形成牺牲间隙；于牺牲间隙内形成与叠层结构中的绝缘介质层相接触的无氟金属栅层，本发明无需制备栅极材料的阻挡层，将高介电常数介质层制备在沟道孔侧壁，无需减小无氟金属栅层的高度便可以缩小单层牺牲层的高度，减小了器件电阻，可以缩小整个叠层结构的高度，提高晶体管的开关速度，并减小栅极的漏电流，同时，栅极材料阻挡层的去除以及高介电常数介质层的改进，可以降低对器件造成的压力，提高器件的延展性，更适用于层数越来越多的器件，提高器件性能。

技术领域

本发明属于半导体设计及制造领域，特别是涉及一种三维存储器结构及其制备方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器结构应运而生，三维存储器结构可以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。

在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND存储器，现有的3D NAND闪存的制备工艺主要包括：首先形成由牺牲层及栅间介质层交替叠置的叠层结构，然后再将所述牺牲层去除并填充形成栅极层以得到3D NAND闪存，随着工艺的发展，为了实现更高的存储密度，3D NAND闪存中堆叠的层数也需随之显著增加，如由32层发展到64层，再到96层甚至128层等，然而，随着3D NAND闪存中堆叠的层数的增加，其制程难度随着增大，如刻蚀难度越来越大，因此，一直在努力压缩着每一层牺牲层的高度，但这会使得栅极字线层(WL)的电阻(RS)急剧增大，一般栅极间隙内形成的ALOx和TIN的厚度不能减小，否则会影响漏电和击穿电压等一系列问题，所以之后只会缩小W的高度，W是导电的主要元素，所以WL整体电阻会急剧增大。

因此，如何提供一种三维存储器结构及制备方法，以解决现有技术上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器结构及其制备方法，用于解决现有技术中压缩牺牲层的高度导致的栅极字线电阻增大等问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器结构的制备方法，包括：

提供半导体衬底；

于所述半导体衬底上形成叠层结构，并于所述叠层结构中形成沟道孔，其中，所述叠层结构包括交替叠置的牺牲层及绝缘介质层，所述沟道孔贯穿所述叠层结构并延伸至所述半导体衬底中；

于所述沟道孔的内壁上形成功能侧壁层，于所述功能侧壁层表面形成沟道层；

于所述叠层结构内形成栅极间隙，且所述栅极间隙与所述沟道孔之间具有间距；

基于所述栅极间隙去除所述牺牲层，以形成牺牲间隙；以及

于所述牺牲间隙内形成无氟金属栅层，所述无氟金属栅层与所述绝缘介质层相接触。

可选地，形成所述功能侧壁层之前还包括步骤：于所述沟道孔的内壁上形成高介电常数介质层，且所述功能侧壁层形成于所述高介电常数介质层表面。

可选地，所述无氟金属栅层包括无氟钨层，所述无氟钨层的制备方法包括：基于钨的氯化物和氢气反应生成所述无氟钨层。

可选地，形成所述功能侧壁的方法包括如下步骤：

于所述高介电常数介质层表面形成阻挡层；

于所述阻挡层表面形成存储层；以及

于所述存储层表面形成隧穿层。