[发明专利]沟槽型场效应晶体管结构及其制备方法

说明书

本发明提供一种沟槽型场效应晶体管结构及其制备方法，制备方法包括：提供衬底，形成外延层；形成若干个器件沟槽，于器件沟槽的内壁形成第一屏蔽介质层及第一屏蔽栅层，第一屏蔽介质层的上表面低于第一屏蔽栅层的上表面，形成第二屏蔽介质层及第二屏蔽栅层；形成第三屏蔽介质层，形成栅介质层及栅极层；形成体区，源极；以上金属结构和下金属结构。本发明基于第一屏蔽栅层及第二屏蔽栅层的设置，可以提高漂移区(外延层)的掺杂浓度，并优化了器件沟槽表面纵向电场分布，可以解决现有技术中器件击穿时沟槽表面纵向电场呈两个峰值的悬挂式分布，电场峰值之间电场下降严重问题，从而进一步改善了器件击穿电压和特征导通电阻的矛盾关系。

技术领域

本发明属于半导体器件设计及制造领域，特别是涉及一种沟槽型场效应晶体管结构及其制备方法。

背景技术

深沟槽功率器件相较于平面功率器件，具有集成度高、导通电阻低、开关速度快、开关损耗小等特点，已广泛应用于电能变换及控制方面。屏蔽栅沟槽MOSFET是目前最先进的功率MOSFET器件技术，在漂移区内引入深沟槽屏蔽栅，优化器件性能。

然而，现有的屏蔽栅沟槽场效应晶体管击穿时沟槽表面纵向电场分布不理想，例如，呈两个峰值的悬挂式分布，且两个电场峰值之间电场下降严重问题，相同额定电压器件，常规屏蔽栅沟槽MOSFET无法充分有效的提高漂移区掺杂浓度，降低特征导通电阻(Rdson.sp)，难以有效的改善击穿电压和特征导通电阻的矛盾关系。

因此，如何提供一种沟槽型场效应晶体管及制备方法以解决现有上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型场效应晶体管及制备方法，用于解决现有技术中器件击穿时沟槽表面纵向电场分布不理想，难以有效的改善击穿电压和特征导通电阻的矛盾关系等问题。

为实现上述目的及其他相关目的，本发明提供一种沟槽型场效应晶体管结构的制备方法，所述制备方法包括如下步骤：

提供第一掺杂类型的衬底，并于所述衬底上形成所述第一掺杂类型的外延层；

于所述外延层中形成若干个器件沟槽，于所述器件沟槽的内壁形成第一屏蔽介质层，并于所述第一屏蔽介质层表面形成第一屏蔽栅层，所述第一屏蔽栅层至少填充所述器件沟槽的底部，且所述第一屏蔽介质层的上表面低于所述第一屏蔽栅层的上表面，所述第一屏蔽栅层与所述第一屏蔽介质层的上表面均低于所述外延层的上表面；

于所述第一屏蔽栅层上形成第二屏蔽介质层，所述第二屏蔽介质层至少覆盖所述第一屏蔽栅层显露的表面，于所述第二屏蔽介质层上形成第二屏蔽栅层；

于所述第二屏蔽栅层上形成第三屏蔽介质层，所述第三屏蔽介质层至少覆盖所述第二屏蔽栅层显露的表面；

于所述器件沟槽的侧壁及所述第三屏蔽介质层表面形成栅介质层，以于所述器件沟槽中形成栅极沟槽，并在所述栅极沟槽中填充形成栅极层；

于所述器件沟槽两侧的所述外延层中形成第二掺杂类型的体区，并于所述体区中形成所述第一掺杂类型的源极；以及

至少于所述外延层中形成与所述体区及所述源极均电连接的上金属结构，以及于所述衬底远离所述外延层的一侧形成与所述衬底电连接的下金属结构。

可选地，形成所述第一屏蔽介质层及所述第一屏蔽栅层的方法包括如下步骤：

于所述器件沟槽的内壁沉积第一屏蔽介质材料层，所述第一屏蔽介质材料层延伸至所述器件沟槽周围的所述外延层上；

于所述第一屏蔽介质材料层表面沉积第一屏蔽栅材料层，所述第一屏蔽栅材料层填充满所述器件沟槽并延伸至所述器件沟槽周围的所述第一屏蔽介质材料层上；以及

对所述第一屏蔽介质材料层及所述第一屏蔽栅材料层进行回刻，以得到所述第一屏蔽介质层及所述第一屏蔽栅层。