[发明专利]一种异步SRAM控制器及调试方法

说明书

本发明公开一种异步SRAM控制器及调试方法，属于集成电路技术领域。所述异步SRAM控制器包括主机模块、从机读模块、读完成模块和写完成模块；首先主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；接着所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；然后所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。

技术领域

本发明涉及集成电路技术领域，特别涉及一种异步SRAM控制器及调试方法。

背景技术

SRAM存储器是应用非常广泛的一类存储器，其主要的特点在于对数据的保存不依赖电路的刷新，因而存取数据的速度快，效率高。

异步SRAM相较于同步SRAM，具有在较大的工作电压范围内稳定、功耗低等优点。当前的异步SRAM控制器的设计主要面临以下问题：由于没有全局时钟，事务的切换就与并发性、定序性、选择性一起变得部分有序，这就导致SRAM控制器对SRAM的读写访问效率较低，同时有可能出现访问乱序的情况。因此需要一种对SRAM的读写访问操作更加的有序稳定，工作效率更高的SRAM控制器。

发明内容

本发明的目的在于提供一种异步SRAM控制器及调试方法，以解决现有的SRAM控制器对SRAM的读写访问效率低，并且容易出现访问乱序的问题。

为解决上述技术问题，本发明提供一种异步SRAM控制器，包括主机模块、从机读模块、读完成模块和写完成模块；

所述主机模块接收外部环境的读、写请求，控制所述从机读模块和所述写完成模块生成写使能；

所述从机读模块响应来自所述主机模块的读请求，对位线进行预充电，并将该读请求发送至所述读完成模块；

所述读完成模块传递单字的每一位数据，并显示所述从机读模块完成了预充电和读操作；

所述写完成模块传递单字的每一位数据，并显示所述从机读模块完成了相应的读操作，所述主机模块中的写使能信号使能，完成写操作，当存放在存储器单元中的数据与所述写完成模块中数据接口D0和D1的端口数值相同，并将写完成信号发送给主机模块。

可选的，所述读完成模块响应来自从机读模块的读请求：在初始化阶段，外部环境能够仲裁位线的数值；当所述读完成模块收到来自所述从机读模块的读请求，位线连接到vdd上变为高电平，所述读完成模块再将反馈信号发送给所述从机读模块。

可选的，所述写完成模块响应来自主机模块的写请求：在所述写完成模块没有接收到来所述自主机模块的写请求时，外部环境能够改变所述写完成模块上的D0/D1端口的数值；当所述写完成模块接收到来自所述主机模块的写请求，在整个写完成操作过程中，所述D0/D1端口与外部隔离，且端口上的数据保持不变以维持端口数据的稳定性。

本发明还提供了一种异步SRAM控制器的调试方法，包括：

步骤S1、主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；

步骤S2、所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；

步骤S3、所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；

步骤S4、所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；

步骤S5、所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。