[发明专利]半导体器件及半导体器件的电容孔制备方法

说明书

本申请涉及电容孔制备方法及包括该电容孔的半导体器件，制备方法包括：在基底上形成叠设的第一介质层、第一掩膜层、第一图形层、第二介质层、第二掩膜层和第二图形层；第一图形层和第二图形层围成网格；在第二图形层上形成第三掩膜层以覆盖边缘区域的第二掩膜层并暴露出中间区域的第二掩膜层；刻蚀暴露的第二掩膜层直至暴露出第二介质层；刻蚀暴露的第二介质层直至暴露出第一图形层和第一掩膜层；去除第三掩膜层，刻蚀暴露的第一掩膜层和边缘区域的第二图形层和第二掩膜层直至暴露出第一介质层，第二掩膜层和第一掩膜层的刻蚀选择比大于1，刻蚀暴露的第一介质层，形成电容孔。本申请在刻蚀中间区域第一掩膜层的同时，刻蚀并降低边缘区域的线高。

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种半导体器件及半导体器件的电容孔制备方法。

背景技术

半导体器件，比如动态随机存储器(DRAM)，通过电容器存储电荷和释放电荷来记录信息。电容器具体制备于半导体基底上，为了增加半导体基底的密度，提高集成度，通常采用沟槽式电容器，先开设一定深度的沟槽，作为电容孔，然后在电容孔内依次沉积下电极板、电容介质层和上电极板，形成沟槽式电容器。

目前，开设电容孔的工艺会使得半导体器件的边缘区域残留有一定高度的侧壁，在后期的清洗和旋转过程中，由于半导体基底不同位置处的张力不同，而边缘区域侧壁的高度较高，很容易出现侧壁坍塌的情况，从而影响半导体器件性能。

发明内容

基于此，本申请针对开设电容孔时，边缘区域的侧墙容易坍塌的技术问题，提出一种半导体器件的电容孔制备方法。

一种半导体器件的电容孔制备方法，其特征在于，包括：

提供半导体基底，所述半导体基底上形成有依次叠设的第一介质层、第一掩膜层、第一图形层、第二介质层、第二掩膜层和第二图形层；所述第一图形层包括分别沿第一方向延伸的多个第一线条，所述第二图形层包括分别沿第二方向延伸的多个第二线条，所述第一线条与所述第二线条的投影围成网格；

在所述第二图形层上形成第三掩膜层，所述第三掩膜层覆盖边缘区域的第二图形层和第二掩膜层并暴露出中间区域的第二图形层和第二掩膜层；

刻蚀所述中间区域暴露的所述第二掩膜层，将所述中间区域的所述第二图形层的图案转移到所述第二掩膜层，直至暴露出所述中间区域的第二介质层；

刻蚀所述中间区域暴露的所述第二介质层，将所述中间区域的第二掩膜层的图案转移到所述中间区域的所述第二介质层，直至暴露出所述中间区域的第一图形层和第一掩膜层；

去除所述第三掩膜层，刻蚀所述中间区域暴露的所述第一掩膜层和所述边缘区域的第二图形层和第二掩膜层，将所述中间区域的所述第二介质层的图案和第一图形层的图案转移到所述第一掩膜层以使所述第一掩膜层形成网格，直至暴露出所述中间区域的所述第一介质层，所述第二掩膜层和第一掩膜层的刻蚀选择比大于1；

刻蚀暴露的所述第一介质层，形成电容孔。

在其中一个实施例中，所述第一掩膜层、第二掩膜层和所述第二图形层均能被第一刻蚀剂刻蚀，所述方法还包括：根据所述第一刻蚀剂对所述第一掩膜层、第二掩膜层和第二图形层的刻蚀选择比设置所述第一掩膜层、第二掩膜层和第二图形层的厚度，以在利用所述第一刻蚀剂刻蚀所述中间区域暴露的所述第一掩膜层期间，依次刻蚀所述边缘区域暴露的所述第二图形层和所述第二掩膜层并保留目标厚度的第二掩膜层。

在其中一个实施例中，所述第一掩膜层的厚度大于所述第二图形层的厚度，且所述第二图形层的厚度大于所述第二掩膜层的厚度。

在其中一个实施例中，所述第二掩膜层和所述第二图形层均能被所述第二刻蚀剂刻蚀，以在利用所述第二刻蚀剂刻蚀所述第二掩膜层期间，刻蚀暴露的所述第二图形层。