[发明专利]一种超高质量SOI基键合Ge薄膜的制备方法有效
| 申请号: | 201910941003.8 | 申请日: | 2019-09-30 |
| 公开(公告)号: | CN110660654B | 公开(公告)日: | 2022-05-03 |
| 发明(设计)人: | 柯少颖;陈松岩;黄东林;周锦荣 | 申请(专利权)人: | 闽南师范大学;厦门大学 |
| 主分类号: | H01L21/18 | 分类号: | H01L21/18;H01L21/306 |
| 代理公司: | 福州元创专利商标代理有限公司 35100 | 代理人: | 修斯文;蔡学俊 |
| 地址: | 363000 福*** | 国省代码: | 福建;35 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 超高 质量 soi 基键合 ge 薄膜 制备 方法 | ||
本发明公开了一种超高质量SOI基键合Ge薄膜的制备方法,其是将Ge片和SOI片经表面处理后,分别在其上溅射一层a‑Ge薄膜,然后在大气中将两者进行贴合,放入退火炉中进行低温热退火,以实现高强度Ge/SOI的键合,再采用化学腐蚀结合化学机械抛光对键合的Ge片进行减薄抛光,以获得超高质量SOI基键合Ge薄膜。
技术领域
本发明涉及一种超高质量SOI基键合Ge薄膜的制备方法,尤其是涉及一种利用化学腐蚀和化学机械抛光相结合实现超高质量Si基键合Ge薄膜的制备新方法。
背景技术
在传统半导体异质混合集成中,传统的CVD和MBE技术主导了薄膜材料的生长(Vivien, Laurent, et al. Zero-bias 40 Gbit/s germanium waveguidephotodetector on silicon. Optics express 20.2 (2012): 1096-1101;Yin, Tao, etal. 31GHz Ge nip waveguide photodetectors on Silicon-on-Insulatorsubstrate. Optics Express 15.21 (2007): 13965-13971.),采用这两种技术结合改良外延工艺[低高温两步生长法(Huang, Shihao, et al. Depth-dependent etch pitdensity in Ge epilayer on Si substrate with a self-patterned Ge coalescenceisland template. Thin Solid Films 520.6 (2012): 2307-2310;Zhou, Zhiwen, etal. Normal incidence p-i-n Ge heterojunction photodiodes on Si substrategrown by ultrahigh vacuum chemical vapor deposition. Optics Communications283.18 (2010): 3404-3407.)、选区外延法(Li, Qiming, et al. Selective growth ofGe on Si (100) through vias of SiO2 nanotemplate using solid source molecularbeam epitaxy. Applied Physics Letters 83.24 (2003): 5032-5034;Park, J-S., etal. Defect reduction of selective Ge epitaxy in trenches on Si (001)substrates using aspect ratio trapping. Applied Physics Letters 90.5 (2007):052113.)等]可以在Si衬底上异质外延高质量的Ge薄膜材料,然而Ge/Si异质外延技术是将晶格常数不同的Ge (0.565 nm)和Si (0.543 nm)两种材料集成在一起,由于异质材料之间存在晶格失配,因此在外延过程中晶格失配形成的应力会通过在外延界面形成失配位错而得到释放,失配位错在高温生长环境下的传播速率快,而且倾向于在Ge薄膜的表面终结(Hull, Robert, and John C. Bean. Misfit dislocations in lattice-mismatchedepitaxial films. Critical Reviews in Solid State and Material Sciences 17.6(1992): 507-546),因此在薄膜生长过程中会在Ge薄膜表面形成高密度的穿透位错[109cm-2 (Buca, D., et al. Metal-germanium-metal ultrafast infrared detectors.Journal of applied physics 92.12 (2002): 7599-7605.)]。虽然外延后的Ge薄膜可以采用循环热退火通过穿透位错的相互作用来降低材料中的位错密度(Hull, Robert, andJohn C. Bean. Misfit dislocations in lattice-mismatched epitaxial films.Critical Reviews in Solid State and Material Sciences 17.6 (1992): 507-546),然而循环退火后的穿透位错密度仍然在106~107 cm-2数量级(Liu, Ziheng, et al. Cyclic thermal annealing on Ge/Si (100) epitaxial films grown by magnetronsputtering. Thin Solid Films 574 (2015): 99-102;Ghosh, Aheli, et al. Growth, structural, and electrical properties of germanium-on-siliconheterostructure by molecular beam epitaxy. AIP Advances 7.9 (2017):095214.)。由于晶格失配的存在,目前采用外延技术很难进一步降低Ge薄膜中穿透位错密度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于闽南师范大学;厦门大学,未经闽南师范大学;厦门大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910941003.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:薄膜沉积方法
- 下一篇:一种无气泡无穿透位错Ge/Si异质混合集成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





