[发明专利]一种用于剔除无效事例的反符合电路及方法

权利要求书

1.一种用于剔除无效事例的反符合电路，其特征在于，包括IV转换电路、信号求和电路、数字模拟转换器、滞回比较器、微分电路、整形电路和FPGA电路；

若干所述IV转换电路用于将外部输入的一路电荷脉冲信号转换为相应幅度的电压脉冲信号；

所述信号求和电路用于对多路电压脉冲信号进行求和运算，得到一路电压信号；

所述数字模拟转换器用于在所述FPGA电路的控制下，产生阈值信号；

所述滞回比较器用于根据所述数字模拟转换器发送的阈值信号，对所述信号求和电路发送的电压信号进行滞回比较，得到一路脉冲信号；

所述微分电路用于将该脉冲信号微分转换为尖脉冲波信号；

所述整形电路用于将该尖脉冲波信号整形为固定脉宽的数字脉冲信号；

所述FPGA电路用于确定该数字脉冲信号是否为有效触发信号，并剔除无效的数字脉冲信号，完成无效事例的剔除，所述FPGA电路确定该数字脉冲信号是否为有效触发信号采用触发符合运算，具体过程为：

FPGA电路内部完成触发符合运算，确定该数字脉冲信号是否为有效触发信号，如果运算的结果为高电平1，则该反符合触发有效，为有效反符合触发信号，抛弃引起该次触发的数字脉冲信号，以剔除无效事例；如果运算的结果为低电平0，则该反符合触发无效，为反符合无效触发信号，不需抛弃引起该次触发的数字脉冲信号。

2.如权利要求1所述的一种用于剔除无效事例的反符合电路，其特征在于，所述信号求和电路采用功耗小于30mW且噪声小于-69dB的运算放大器。

3.如权利要求1所述的一种用于剔除无效事例的反符合电路，其特征在于，所述滞回比较器内的比较器采用小于10ns的低延时比较器。

4.如权利要求1所述的一种用于剔除无效事例的反符合电路，其特征在于，若干所述IV转换电路均接收对应塑闪探测器经对应光电倍增管或硅光电倍增管发送的一路电荷脉冲信号。

5.一种用于剔除无效事例的反符合方法，其特征在于，包括以下内容：

1)每一IV转换电路均接收外部输入的一路电荷脉冲信号，并将该电荷脉冲信号转换为相应幅度的电压脉冲信号发送至信号求和电路；

2)信号求和电路对多路电压脉冲信号进行求和运算后，输出一路电压脉冲信号至滞回比较器；

3)滞回比较器的输入正向端接收该电压脉冲信号，滞回比较器的输入负向端接收数字模拟转换器发送的阈值信号，进行比较后输出一路滤除尾部杂散信号的脉冲信号，并发送至微分电路；

4)微分电路将脉冲信号微分转换为尖脉冲波信号发送至整形电路；

5)整形电路将尖脉冲波信号整形为可被FPGA电路接收的固定脉宽的数字脉冲信号，并发送至FPGA电路；

6)整形电路发送的数字脉冲信号作为反符合触发信号，在FPGA电路内部完成触发符合运算，确定该数字脉冲信号是否为有效触发信号，并剔除无效的数字脉冲信号，完成无效事例的剔除，具体过程为：

整形电路发送的数字脉冲信号作为反符合触发信号，在FPGA电路内部完成触发符合运算，确定该数字脉冲信号是否为有效触发信号，如果运算的结果为高电平1，则该反符合触发有效，为有效反符合触发信号，抛弃引起该次触发的数字脉冲信号，以剔除无效事例；如果运算的结果为低电平0，则该反符合触发无效，为反符合无效触发信号，不需抛弃引起该次触发的数字脉冲信号；

7)FPGA电路按照数字模拟转换器收据手册向数字模拟转换器发送固定时序的命令，使数字模拟转换器产生阈值信号，并发送至滞回比较器。