[发明专利]一种PCIe链路训练方法、端设备及通讯系统

说明书

本申请提供了一种PCIe链路训练方法、端设备及通讯系统，涉及固态硬盘技术领域。该链路训练方法应用于端设备，端设备包括移位寄存器与CPU，当接收到第一复位解除信号后，移位寄存器对接收到的复位信号进行按位与运算，并得到处理后的复位信号，然后由CPU依据处理后的复位信号启动PCIe链路训练。本申请提供的PCIe链路训练方法、端设备及通讯系统具有提高了端设备在链路训练过程中健壮性的优点。

技术领域

本申请涉及固态硬盘技术领域，具体而言，涉及一种PCIe链路训练方法、端设备及通讯系统。

背景技术

PCIe(Peripheral Component Interconnect Express)是一种高速串行计算机扩展总线标准，由英特尔在2001年提出，是第三代高速串行总线，旨在取代旧的PCI,PCI-X，AGP总线标准。PCIe自提出以来，其以传输速率快、端到端的可靠性传输、支持热拔插、功耗管理、服务质量等特性在个人计算机、服务器、固态硬盘、数据中心等领域得到了广泛的应用。

PCIe链路训练是两个PCIe设备进行正常通信的前提，在实际应用过程中，由于不同厂家的主机侧具体做法之间会有差异，在PCIe链路训练过程中会存在各种问题，导致链路训练失败。

然而，现有技术中并没有通过从端设备出发，以提高端设备在链路训练过程中的健壮性。

发明内容

本发明的目的在于提供一种PCIe链路训练方法，以解决现有技术中没有从端设备出发提升链路训练过程中的健壮性。

本发明的另一目的在于提供一种端设备，以解决现有技术中没有从端设备出发提升链路训练过程中的健壮性。

本发明的另一目的在于提供一种通讯系统，以解决现有技术中没有从端设备出发提升链路训练过程中的健壮性。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本发明实施例提供了一种PCIe链路训练方法，所述链路训练方法应用于端设备，所述端设备包括移位寄存器与CPU，所述方法包括：

当接收到第一复位解除信号后，所述移位寄存器对接收到的复位信号进行按位与运算，并得到处理后的复位信号；

所述CPU依据所述处理后的复位信号启动PCIe链路训练。

进一步地，所述端设备还包括-上电复位寄存器、配置寄存器以及PCIe内核复位寄存器以及通道寄存器，所述CPU与所述上电复位寄存器、所述配置寄存器、所述PCIe内核复位寄存器以及所述通道寄存器电连接，所述上电复位寄存器与所述配置寄存器电连接，所述CPU依据所述训练信号启动PCIe链路训练的步骤包括：

当所述CPU读取到第二复位解除信号时，在预设定的时间后通过配置寄存器释放上电复位寄存器；

当所述上电复位寄存器释放后，且所述CPU同时读取到所述PCIe内核复位寄存器的值为高电平时，释放通道寄存器，以开启所述PCIe链路中的所有通路；其中，所述通道寄存器与所述PCIe链路中的每条通路电连接；

当所述CPU确定所述PCIe链路中存在至少一条通路处于数据交互状态时，启动PCIe链路训练。

进一步地，所述端设备还包括训练控制使能寄存器与链路训练状态机，所述链路训练状态机用于在PCIe链路中进行链路训练，所述训练控制使能寄存器与所述链路训练状态机电连接，所述训练控制使能寄存器还与所述CPU电连接，在所述当所述CPU确定所述PCIe链路中存在至少一条通路处于数据交互状态时，启动PCIe链路训练的步骤之前，所述方法还包括：

所述CPU控制所述训练控制使能寄存器处于非使能状态，以使链路训练状态机处于非工作状态；