[发明专利]一种宽带低杂散锁相环电路

说明书

本发明公开一种宽带低杂散锁相环电路，其包括多相信号产生模块、鉴相模块、压控振荡器和分频模块，参考信号从多相信号产生模块输入，输出多相信号进入鉴相模块，鉴相模块将多相信号产生模块的输出的多路参考信号和分频模块的输出的多相时钟信号进行鉴相，输出多路信号调整压控振荡器的振荡频率，压控振荡器输出振荡信号到分频模块，分频模块输出的时钟信号到鉴相模块；多相信号产生模块输出的多路参考信号和分频模块的输出的多相时钟信号的相位一一对应。本发明通过多路控制电压控制压控振荡器，使多路控制电压的周期性纹波进行叠加，从而提高总控制电压的周期性纹波的频率，利用环路特性，对其进行抑制，从而抑制了输出杂散。

技术领域

本发明涉及到射频集成电路中频率的产生和综合领域，具体涉及一种宽带低杂散锁相环电路。

背景技术

锁相环是现代通信系统芯片里面不可缺少的关键模块，基于锁相环结构的扩展应用，我们可以得到较为精准的时钟频率信号，因此锁相环广泛应用于信号接收发送，数据恢复，芯片时钟产生，接口电路等。同时随着SOC技术的推广与应用和集成电路工艺的进步，电路集成度的越来越高，越来越多的功能模块被集成到一块芯片上，对单个电路功能模块的面积要求越来越小。这些都促使着我们对锁相环电路进行更加深入的研究，以满足产品功能需求。

对于传统的锁相环结构，如图1所示，主要是采用D触发器结构的鉴频鉴相器对输入的参考信号和经由分频器的反馈信号进行比较，之后经由电荷泵和环路滤波器产生控制电压对压控振荡器进行控制，想要实现输出信号较低的杂散，则需要降低锁相环的环路带宽，来抑制杂散，常用截止频率较低的环路滤波器对控制信号上的纹波进行滤除，这样做的话，一方面需要较大的滤波电容，另一方面就限制了锁相环带宽的提高。同时，由于LC振荡器使用到了电感器件，占用了较大的面积资源，同时电感更易和其他电路产生耦合，环形振荡器相较LC振荡器面积更小，能够实现更宽的谐振范围，但是其相位噪声特性更差，因此在利用环形振荡器的优点时，为了得到更好的锁相环整体性能，还需要对系统结构进行优化，锁相环有大的环路带宽可以改善环形振荡器的相位噪声，但是又不可避免的使得输出杂散过大。

发明内容

针对现有技术的不足，本发明提供一种宽带低杂散锁相环电路，该电路能够在有效的抑制输出杂散的情况下，得到较大的锁相环带宽。

一种宽带低杂散锁相环电路，其特征在于，其包括多相信号产生模块、鉴相模块、压控振荡器和分频模块，参考信号从多相信号产生模块输入，输出多相信号进入鉴相模块，鉴相模块将多相信号产生模块的输出的多路参考信号和分频模块的输出的多相时钟信号进行鉴相，输出多路信号调整压控振荡器的振荡频率，压控振荡器输出振荡信号到分频模块，分频模块输出的时钟信号到鉴相模块；

所述的多相信号产生模块输出的多路参考信号和分频模块的输出的多相时钟信号的相位一一对应。

进一步地，多相信号产生模块的输出的多路参考信号的振荡频率相同，等于输入的参考信号频率。

进一步地，所述的鉴相模块为采样型鉴相模块。

进一步地，所述的压控振荡器具有多个控制端口，每个控制端口的压控增益相同。

进一步地，所述的分频模块输出的时钟信号的占空比可调。

进一步地，所述的压控振荡器为环形振荡器或LC振荡器。

本发明的有益效果如下：

本发明的宽带低杂散锁相环电路通过多路控制电压控制压控振荡器，使多路控制电压的周期性纹波进行叠加，从而提高总控制电压的周期性纹波的频率，利用环路特性，对其进行抑制，从而抑制了输出杂散，提高了锁相环系统的快速调优能力、稳定性和输出信号的频谱纯度。

附图说明

图1为传统I型结构锁相环结构示意图；

图2为本发明的宽带低杂散锁相环电路的结构示意图；