[发明专利]具有屏蔽结构的晶体管、封装装置和其制造方法在审
申请号: | 201910922460.2 | 申请日: | 2019-09-26 |
公开(公告)号: | CN110957302A | 公开(公告)日: | 2020-04-03 |
发明(设计)人: | 维卡斯·希利姆卡;凯文·金;埃尔纳·鲁埃达;胡马云·卡比尔 | 申请(专利权)人: | 恩智浦美国有限公司 |
主分类号: | H01L23/60 | 分类号: | H01L23/60;H01L23/538;H01L23/31;H01L23/28 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 吴晓兵 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 屏蔽 结构 晶体管 封装 装置 制造 方法 | ||
一种晶体管包括具有形成于其中的有源装置区的半导体基板和处于所述半导体基板的第一表面上的互连结构。所述互连结构由多层介电材料和导电材料形成。漏极流道和栅极流道形成于所述互连结构中。屏蔽结构在所述互连结构的第二表面上方延伸,所述屏蔽结构定位在所述漏极流道与所述栅极流道之间。
技术领域
本发明总体上涉及场效应晶体管。更具体地说,本发明涉及一种具有屏蔽结构的晶体管,所述屏蔽结构用于减少由包封材料引起的寄生电容和损耗。
背景技术
在半导体装置制造中,通常用起到防止物理损伤和腐蚀作用的塑料包封材料包封集成电路以提供有效的热消散等。然而,包封材料可能增加由于所述包封材料产生的显著寄生反馈电容和损耗。这些寄生反馈电容和损耗可能不利地影响集成电路内的晶体管在增益和稳定性方面的性能。
发明内容
根据本发明的第一方面,提供一种晶体管,包括:
半导体基板,所述半导体基板具有形成于其中的有源装置区;
互连结构,所述互连结构处于所述半导体基板的第一表面上,所述互连结构由多层介电材料和导电材料形成,其中漏极流道和栅极流道形成于所述互连结构中;以及
屏蔽结构,所述屏蔽结构在所述互连结构的第二表面上方延伸,所述屏蔽结构定位在所述漏极流道与所述栅极流道之间。
在一个或多个实施例中,所述漏极流道和所述栅极流道由第一长度表征,并且所述屏蔽结构由第二长度表征,所述屏蔽结构的所述第二长度与所述漏极流道和所述栅极流道的所述第一长度纵向地对齐。
在一个或多个实施例中,所述屏蔽结构由导电材料形成。
在一个或多个实施例中,所述屏蔽结构电连接到源节点。
在一个或多个实施例中,所述屏蔽结构被配置成在足以减少所述漏极流道与所述栅极流道之间的寄生电容的高度下在所述互连结构的所述第二表面上方延伸。
在一个或多个实施例中,所述晶体管进一步包括介电保护涂层,所述介电保护涂层形成于所述互连结构的所述第二表面之上,所述屏蔽结构由所述介电保护涂层包封。
在一个或多个实施例中,所述晶体管进一步包括壳体材料,所述壳体材料覆盖所述介电保护涂层。
在一个或多个实施例中,所述晶体管进一步包括屏蔽流道,所述屏蔽流道形成于所述互连结构中,所述屏蔽流道定位在所述漏极流道与所述栅极流道之间,其中所述屏蔽结构形成于所述屏蔽流道上。
在一个或多个实施例中,所述互连结构包括在所述互连结构的所述第二表面处的至少一个钝化层,所述至少一个钝化层的一部分不存在于所述屏蔽流道中以使所述屏蔽流道暴露,并且其中所述屏蔽结构电连接到所述屏蔽流道。
在一个或多个实施例中,所述互连结构包括在所述互连结构的所述第二表面处的至少一个钝化层,其中所述屏蔽结构形成于所述至少一个钝化层上。
根据本发明的第二方面,提供一种封装装置,包括:
基板,所述基板具有安装表面;以及
晶体管,所述晶体管耦合到所述基板的所述安装表面,所述晶体管包括:
半导体基板,所述半导体基板具有形成于其中的有源装置区;
互连结构,所述互连结构处于所述半导体基板的第一表面上,所述互连结构由多层介电材料和导电材料形成,其中漏极流道和栅极流道形成于所述互连结构中;
屏蔽结构,所述屏蔽结构在所述互连结构的第二表面上方延伸,所述屏蔽结构定位在所述漏极流道与所述栅极流道之间;
介电保护涂层,所述介电保护涂层形成于所述互连结构的所述第二表面之上,所述屏蔽结构由所述介电保护涂层包封;以及
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司,未经恩智浦美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910922460.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电子装置及其制造方法
- 下一篇:显示设备