[发明专利]数字扫频系统及方法

说明书

本发明提供一种数字扫频系统及方法。其中系统包括：软件控制模块，被配置为设置频点的扫频参数，并生成与扫频参数相对应的频率控制命令；和信号发生电路模块，被配置为根据频率控制命令，生成正交的两路模拟扫频信号，并输出正交的两路模拟扫频信号；信号发生电路模块包括：时钟信号子模块、FPGA芯片和数模转换芯片；时钟信号子模块被配置为向FPGA芯片提供时钟驱动信息；FPGA芯片被配置为根据时钟驱动信息和频率控制命令，向数模转换芯片提供正交的两路数字信号和转换时钟信息；数模转换芯片被配置为根据正交的两路数字信号和转换时钟信息，生成两路模拟扫频信号。本发明能够通过软件控制模块配置扫描参数，降低了信号发生电路模块的设计复杂度。

技术领域

本发明涉及电子设备技术领域，尤其涉及一种数字扫频系统及方法。

背景技术

通信系统中链路频响是一个重要的参数，而获取系统中链路频响的频率响应曲线具有极大的研究价值。目前通常采用扫频系统来确定系统的频率响应，然而现有的扫频仪器大多是专用系统，其内部结构复杂，体积巨大，且造价昂贵，无法满足大多数专业人员对系统频率响应特征的获取的要求。

发明内容

为解决上述问题，本发明提供的数字扫频系统及方法，其中所述数字扫频系统能够通过软件控制模块配置扫描参数，并将包含有所述扫描参数内容的频率控制指令发送至信号发生电路模块，降低了信号发生电路模块的设计复杂度。

第一方面，本发明提供一种数字扫频系统，包括：

软件控制模块，被配置为设置频点的扫频参数，并生成与所述频点的扫频参数相对应的频率控制命令；和

信号发生电路模块，被配置为根据所述频率控制命令，生成正交的两路模拟扫频信号，并输出所述正交的两路模拟扫频信号；

所述信号发生电路模块包括：时钟信号子模块、FPGA芯片和数模转换芯片；

其中，所述时钟信号子模块被配置为向所述FPGA芯片提供时钟驱动信息；所述FPGA芯片被配置为根据所述时钟驱动信息和所述频率控制命令，向所述数模转换芯片提供正交的两路数字信号和转换时钟信息；所述数模转换芯片被配置为根据所述正交的两路数字信号和转换时钟信息，生成所述正交的两路模拟扫频信号。

可选地，所述扫频参数包括：扫频起止频率、扫频信号输出幅值、扫频频率变化步长、扫频频率变化间隔时间和扫频次数。

可选地，所述FPGA芯片集成有信号产生单元、命令解析单元、滤波单元和接口控制单元；

其中，所述命令解析单元被配置为解析由软件控制模块生成的频率控制命令，以得到解析结果；所述信号产生单元被配置为根据所述时钟驱动信息和解析结果，生成所述正交的两路数字信号；所述滤波单元被配置为对所述正交的两路数字信号进行降噪处理；所述接口控制单元被配置为将所述正交的两路数字信号发送至所述数模转换芯片。

可选地，所述软件控制模块，还被配置为判断所述扫频参数是否正确，以得到判断结果，并根据所述判断结果执行频率产生动作；

所述频率产生动作包括：扫频开始、扫频中断、扫频恢复以及扫频停止。

可选地，所述判断结果为所述扫频参数为不正确的情况，包括：所述扫频参数缺失和所述扫频参数过界；

其中，所述扫频参数过界包括：扫频的结束频率小于扫频的起始频率、扫频的结束频率在系统频率范围外、扫频的起始频率在系统频率范围外、扫频的幅值超出预定范围，或/和扫频的频率步进超出结束频率与起始频率的差值。

可选地，软件控制模块，进一步被配置为设置不同频点的扫频参数，并生成与每个频点的扫频参数相对应的频率控制命令；

在所述扫频中断的情况下，所述数字扫频系统输出执行扫频中断的频点所对应的正交的两路模拟扫频信号。