[发明专利]半导体器件结构以及形成方法

说明书

提供了一种半导体器件结构和形成方法。该方法包括：在半导体衬底上方形成第一半导体鳍和第二半导体鳍。第二半导体鳍比第一半导体鳍宽。该方法还包括：在半导体衬底上方形成栅极堆叠，栅极堆叠延伸跨越第一半导体鳍和第二半导体鳍。该方法还包括：在第一半导体鳍上方形成第一源极/漏极结构，第一源极/漏极结构是p型掺杂的。另外，该方法包括：在第二半导体鳍上形成第二源极/漏极结构，第二源极/漏极结构是n型掺杂的。

技术领域

本发明的实施例涉及半导体器件结构以及形成方法。

背景技术

半导体集成电路(IC)工业经历了快速增长。IC材料和设计的技术进步已经产生了几代IC。每一代都有比上一代具有更小、更复杂的电路。

在IC演变的过程中，功能密度(即，每芯片区域的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))减小。这种按比例缩小的过程通常通过提高生产效率和降低相关成本来提供益处。

然而，这些进步增加了处理和制造IC的复杂性。由于部件尺寸继续减小，制造工艺继续变得更难以执行。因此，在越来越小的尺寸处形成可靠的半导体器件是一项挑战。

发明内容

本发明的实施例提供了一种形成半导体器件结构的方法，包括：在衬底上方形成包括第一类型掺杂剂的硅鳍和包括第二类型掺杂剂的硅锗鳍，其中，第二类型掺杂剂与第一类型掺杂剂相反，并且其中硅鳍的宽度大于硅锗鳍的宽度；在衬底上方形成栅极堆叠，其中，栅极堆叠延伸跨越硅鳍的沟道区域和硅锗鳍的沟道区域；在硅鳍的源极/漏极区域上方形成第一源极/漏极结构，其中，第一源极/漏极结构包括第二类型掺杂剂；以及在硅锗鳍的源极/漏极区域上方形成第二源极/漏极结构，其中，第二源极/漏极结构包括第一类型掺杂剂。

本发明的另一实施例提供了一种形成半导体器件结构的方法，包括：在半导体衬底上方形成单鳍p型FinFET的第一半导体鳍和单鳍n型FinFET的第二半导体鳍，其中，第一半导体鳍和第二半导体鳍由不同的材料制成，并且其中，第一半导体鳍的宽度大于第二半导体鳍的宽度；在半导体衬底上方形成单鳍n型FinFET和单鳍p型FinFET的栅极堆叠，其中，栅极堆叠延伸跨越第一半导体鳍的沟道部分和第二半导体鳍的沟道部分；在第一半导体鳍的源极/漏极部分上方形成第一外延源极/漏极部件，使得栅极堆叠插入第一外延源极/漏极部件；以及在第二半导体鳍的源极/漏极部分上方形成第二外延源极/漏极部件，使得栅极堆叠插入第二外延源极/漏极部件。

本发明的又一实施例提供了一种半导体器件结构，包括：半导体衬底；单鳍n型FinFET的硅鳍和单鳍p型FinFET的硅锗鳍，设置在半导体衬底上方，其中，硅鳍的宽度大于硅锗鳍的宽度；栅极堆叠，设置在硅鳍的沟道区域和硅锗鳍的沟道区域上方；第一外延源极/漏极结构，设置在硅鳍的源极/漏极区域上方；以及第二外延源极/漏极结构，设置在硅锗鳍的源极/漏极区域上方。

附图说明

当结合附图进行阅读时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。

图1A至图1I是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。

图2是根据一些实施例的半导体器件结构的立体图。

图3A至图3I是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。

图4A至图4F是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。

图5A至图5F是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。

图6是根据一些实施例的半导体器件结构的顶视布局图。

图7A至图7D是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。