[发明专利]集成电路存储器装置及在其中实施的方法以及计算设备

权利要求书

1.一种集成电路存储器装置，其包括：

多个存储器区，其经配置以存储多个操作数列表；

算术计算元件矩阵，其经耦合以并行存取所述多个存储器区；及

通信接口，其耦合到所述算术计算元件矩阵且经配置以接收请求；

其中，响应于所述请求，

所述算术计算元件矩阵经配置以依据存储在所述多个存储器区中的所述多个操作数列表计算输出；且

所述通信接口经配置以提供所述输出作为对所述请求的响应；且

其中所述集成电路存储器装置囊封在集成电路封装内。

2.根据权利要求1所述的集成电路存储器装置，其中所述多个存储器区提供动态随机存取存储器DRAM。

3.根据权利要求2所述的集成电路存储器装置，其中所述DRAM形成在第一集成电路裸片上；且所述算术计算元件矩阵形成在第二集成电路裸片上，所述第二集成电路裸片不同于所述第一集成电路裸片。

4.根据权利要求3所述的集成电路存储器装置，其进一步包括：

一组穿硅通路TSV，其耦合在所述第一集成电路裸片与所述第二集成电路裸片之间以将所述算术计算元件矩阵连接到所述多个存储器区。

5.根据权利要求3所述的集成电路存储器装置，其进一步包括：

导线，其囊封在所述集成电路封装内，且耦合在所述第一集成电路裸片与所述第二集成电路裸片之间以将所述算术计算元件矩阵连接到所述多个存储器区。

6.根据权利要求1所述的集成电路存储器装置，其中所述算术计算元件矩阵包括：

算术逻辑单元阵列，其经配置以对多个数据集并行执行运算，其中所述数据集中的每一者包含来自所述操作数列表中的每一者的一个数据元素。

7.根据权利要求6所述的集成电路存储器装置，其中所述算术计算元件矩阵包括：

状态机，其经配置以控制所述算术逻辑单元阵列执行由不同操作码识别的不同计算。

8.根据权利要求7所述的集成电路存储器装置，其中所述状态机进一步经配置以控制所述算术逻辑单元阵列对所述操作数列表执行计算，所述操作数列表具有比可由所述算术逻辑单元阵列并行处理的所述多个数据集多的数据集。

9.根据权利要求7所述的集成电路存储器装置，其中所述算术计算元件矩阵进一步包括：

高速缓冲存储器，其经配置以存储由所述算术逻辑单元阵列并行产生的结果的列表。

10.根据权利要求9所述的集成电路存储器装置，其中所述算术计算元件矩阵进一步包括：

算术逻辑单元，其用以对所述高速缓冲存储器中的所述结果列表求和以产生所述输出。

11.根据权利要求10所述的集成电路存储器装置，其中所述算术计算元件矩阵进一步经配置以对所述高速缓冲存储器中的现有结果与分别从所述多个数据集产生的计算结果进行求和。

12.一种在集成电路存储器装置中实施的方法，所述方法包括：

将多个操作数列表存储在所述集成电路存储器装置的多个存储器区中；

经由所述集成电路存储器装置的通信接口接收请求；及

响应于所述请求，

通过所述集成电路存储器装置的算术计算元件矩阵并行存取所述多个存储器区；

通过所述算术计算元件矩阵依据存储在所述多个存储器区中的所述多个操作数列表计算输出；及

通过所述通信接口提供所述输出作为对所述请求的响应。

13.根据权利要求12所述的方法，其中所述请求是经配置以读取所述集成电路存储器装置中的存储器位置的存储器读取命令。

14.根据权利要求13所述的方法，其中所述存储器位置存储识别将由所述算术计算元件矩阵执行的计算的码。