[发明专利]自动化测试设备装置

权利要求书

1.一种自动化测试设备(ATE)装置，所述ATE装置包括：

包括系统控制器的计算机系统，其中，所述系统控制器通信地耦合到测试器处理器和FPGA，其中，所述系统控制器可用于将指令发送到所述测试器处理器，并且其中，所述测试器处理器可用于从所述指令生成用于协调被测器件(DUT)的测试的命令和数据，其中，所述DUT支持多个非标准扇区大小和多种保护模式；

所述FPGA通信地耦合到所述测试器处理器，其中，所述FPGA包括至少一个硬件加速器电路，所述至少一个硬件加速器电路可用于在内部生成用于测试所述DUT的命令和数据，并且其中，所述至少一个硬件加速器电路能够执行运算以计算与所述多种保护模式相关联的保护信息并且生成被调整大小以适合所述多个非标准扇区大小中的每个非标准扇区大小的可重复的测试图案；以及

其中，所述测试器处理器被配置为在多种功能模式中的一种功能模式下操作，其中，每种功能模式被配置为以不同的方式在所述测试器处理器与所述FPGA之间分配用于生成命令和用于生成数据的功能性。

2.根据权利要求1所述的装置，其中，所述系统控制器可用于提供图形用户界面(GUI)，所述GUI可用于允许用户选择所述多种功能模式中的一种。

3.根据权利要求1所述的装置，其中，所述系统控制器可用于将所述测试器处理器和所述FPGA配置为针对所述多种保护模式中的每种保护模式和所述多个非标准扇区大小中的每个非标准扇区大小测试所述DUT。

4.根据权利要求1所述的装置，其中，所述功能模式包括四种功能模式，所述四种功能模式包括旁路模式、硬件加速器图案生成器模式、硬件加速器存储器模式和硬件加速器分组构建器模式。

5.根据权利要求4所述的装置，其中，在所述旁路模式下，所述测试器处理器被配置为生成用于协调所述DUT的测试的所有命令和数据，并且其中，所述数据包括与所述多种保护模式相关联的所述保护信息以及适合所述多个非标准扇区大小中的每个非标准扇区大小的扇区数据。

6.根据权利要求5所述的装置，其中，在所述硬件加速器图案生成器模式下：所述测试器处理器被配置为生成用于协调所述DUT的测试的所有命令；并且所述FPGA的所述至少一个硬件加速器电路生成测试图案数据，其中，所述测试图案数据包括与所述多种保护模式相关联的所述保护信息以及适合所述多个非标准扇区大小中的每个非标准扇区大小的扇区数据。

7.根据权利要求5所述的装置，其中，在所述硬件加速器存储器模式下：所述测试器处理器被配置为生成用于协调所述DUT的测试的所有命令；并且所述FPGA的所述至少一个硬件加速器电路执行选自包括以下步骤的组的步骤：从所述存储器设备读取所述测试图案数据，将所述测试图案数据写入所述DUT并且比较从所述DUT读取的数据，其中，存储在所述存储器设备中的所述测试图案数据包括与所述多种保护模式相关联的所述保护信息以及适合所述多个非标准扇区大小中的每个非标准扇区大小的扇区数据。

8.根据权利要求5所述的装置，其中，在所述硬件加速器分组构建器模式下，所述FPGA的所述至少一个硬件加速器电路被配置为生成用于协调所述DUT的测试的测试数据和命令数据两者，其中，所述测试图案数据包括与所述多种保护模式相关联的所述保护信息以及适合所述多个非标准扇区大小中的每个非标准扇区大小的扇区数据。

9.根据权利要求1所述的装置，其中，所述系统控制器可用于执行Windows操作系统。

10.根据权利要求1所述的装置，其中，所述测试器处理器被配置为执行Linux操作系统。

11.根据权利要求1所述的装置，其中，所述FPGA包括IP核心，其中，所述IP核心可用于被编程以仿真协议，其中，所述协议选自由SATA或SAS构成的组。