[发明专利]半导体存储器及其制备方法在审
| 申请号： | 201910917038.8 | 申请日： | 2019-09-26 |
| 公开（公告）号： | CN112563208A | 公开（公告）日： | 2021-03-26 |
| 发明（设计）人： | 赵哲 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242;H01L27/108 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 虞凌霄 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 存储器 及其 制备 方法 | ||
1.一种半导体存储器制备方法，其特征在于，包括：
提供半导体基底，所述半导体基底内形成有晶体管结构，各晶体管结构包括相互隔离的源区和漏区；所述半导体基底上形成有第一介质层，所述第一介质层内部形成有位线；
形成接触孔，所述接触孔贯穿所述第一介质层和所述位线，所述接触孔的内壁和所述第一介质层的表面形成有第二介质层，所述接触孔底部的第二介质层与所述源区接触；
利用第一刻蚀剂对所述第二介质层进行第一步刻蚀，去除位于所述接触孔底部和所述第一介质层上表面的第二介质层，保留所述接触孔侧壁的第二介质层；
利用第二刻蚀剂对所述源区进行第二步刻蚀，通过所述接触孔刻蚀掉部分所述源区，所述第二刻蚀剂对所述源区和所述第二介质层的刻蚀选择比大于200:1；
向所述接触孔内填充第一导电层。
2.如权利要求1所述的制备方法，其特征在于，所述第一步刻蚀的刻蚀时间为其中，D为第二介质层的厚度，V为第二介质层的平均刻蚀速率，1s≤t′≤2s。
3.如权利要求1所述的制备方法，其特征在于，所述第一步刻蚀为各向异性刻蚀，所述第二步刻蚀为各向同性刻蚀。
4.如权利要求3所述的制备方法，其特征在于，所述第一步刻蚀和所述第二步刻蚀均为干法刻蚀。
5.如权利要求4所述的制备方法，其特征在于，所述第二介质层包括两层氮化硅层和夹设于两层所述氮化硅层之间氧化硅层，所述第一刻蚀剂包括四氟甲烷。
6.如权利要求4所述的制备方法，其特征在于，所述第二步刻蚀的偏置电压和电源功率均小于所述第一步刻蚀的偏置电压和电源功率。
7.如权利要求4所述的制备方法，其特征在于，所述第二步刻蚀的腔体压强小于所述第一步刻蚀的腔体压强。
8.如权利要求4所述的制备方法，其特征在于，所述第二步刻蚀的腔室内的第二刻蚀剂浓度小于所述第一步刻蚀的腔室内的第一刻蚀剂的浓度。
9.如权利要求1所述的制备方法，其特征在于，所述方法还包括：
在所述第一导电层上方形成电容结构，在所述电容结构包括依次叠设的下电极板、电容介质层和上电极板，所述上电极板和所述下电极板通过所述电容介质层隔离，所述下电极板与所述第一导电层电连接。
10.一种半导体存储器，其特征在于，包括：
半导体基底，所述半导体基底内形成有晶体管结构，各晶体管结构包括通过隔离结构隔离的源区和漏区；所述半导体基底上形成有第一介质层，所述第一介质层内部形成有位线；
接触孔，贯穿所述第一介质层和所述位线并延伸至所述半导体基底内的源区和隔离结构中，所述接触孔在所述源区中的深度超过10nm；
第一导电层，填充于所述接触孔内，且所述第一导电层与所述位线之间形成有第二介质层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910917038.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
