[发明专利]用于时间数字转换器的温度计码转二进制码电路

说明书

本发明公开了一种用于时间数字转换器的温度计码转二进制码电路，所述电路包括：LUT筛选电路和RAM存储电路，温度计码作为输入信号，接入LUT筛选电路，筛选电路中的LUT单元对输入信号的高5位取反，将取反结果与输入信号的最低位相与，得到输出信号，并将输出信号作为控制信号接入RAM存储电路的读使能端；当读使能端拉高时，对应RAM存储电路中的二进制码在下一个时钟上升沿被读出，实现温度计码向二进制码的转换。本发明解决了基于FPGA的时间数字转换器中译码过程中存在的“冒泡”问题，提高了FPGA型时间数字转换器的整体性能。

技术领域

本发明涉及集成电路测量领域，尤其涉及一种应用在基于FPGA的时间数字转换器中将温度计码转换成二进制码的译码电路。

背景技术

时间间隔测量技术对国民经济与国防工业建设意义重大，精确的时间间隔测量技术，尤其是皮秒(1ps＝10¹²s)量级的技术更为重要。不论是在分子生物学、核物理探测、天文观测等理论研究领域，还是激光测距、高精度定位、食品药品安全监测等工程实践领域，都有着非常重要的应用。

目前，应用最广泛的高精度时间间隔测量技术是时间数字转换(time to digitalconverter,TDC)技术，其最重要的技术指标是测量精度。大多数工业级时间数字转换器主要是使用专用集成电路(application specific integrated circuit,ASIC)实现的。相比于ASIC型TDC，基于FPGA的TDC有着开发成本低、周期短等优点。同时，随着集成电路制造技术的进步，FPGA的制造工艺有了很大的提升，其内部连线以及逻辑单元的延迟越来越小，使得该类型TDC同样可以达到很高的测量精度。

在基于FPGA的时间数字转换器中，延迟链输出的抽头信号是一种温度计码，需要一种译码电路将温度计码转换为二进制码才能用于后续数值计算。译码电路的精度与速度在很大程度上影响着时间数字转换器的测量精度和速度。然而由于各种原因，抽头输出的温度计码可能会出现不规则现象，即所谓“冒泡”，比如：FPGA芯片在制造过程中存在工艺偏差，使进位链中进位单元的延迟时间不一致，以Xilinx Artix 7系列FPGA为例，每4个相邻的进位单元中就会出现一个进位时间为91ps的大延迟，由于该进位单元的进位时间较大，可能不满足触发器建立时间，导致抽头值不能被正常锁存。而其下一级进位单元的进位时间比较小，抽头信号可以被触发器正确锁存，导致温度计码有效位的末端出现冒泡现象；又如：FPGA时钟网络中的时钟信号不可能同时到达每一个触发器，而是存在一定的时钟偏移(clock skew)，如果进位链中用于锁存进位信号的相邻两级触发器的时钟偏移较大，后一级触发器比前一级触发器提前进行锁存，同样会导致冒泡现象。

严重的冒泡现象会大幅降低温度计码转二进制码(译码)的精度，进而影响时间数字转换器精度，给温度计码转二进制码电路的设计带来很大困难。文献[1]提出了一种基于FPGA芯片的温度计码到二进制码的译码转换方法和装置。其原理是通过一个滑动窗口将温度计码划分成多个窗口值，并通过对窗口值所对应的真值进行排序，得到与温度计码对应的独热码，从而实现冒泡纠错。同时，通过使用一种流水线结构的编码算法将独热码转换为二进制码。该文献所述温度计码转二进制码电路可以较好实现对温度计码“冒泡”码段的过滤，但是其译码算法复杂，对FPGA资源利用率不高，译码时间较长。同时，该文献所述译码器的时序特性较差，使用流水线结构才能消除逻辑路径延迟太大带来的时序问题，占用了更多的触发器资源。

参考文献：

[1]Wang Y,Kuang J,Liu C,et al.A 3.9-ps RMS Precision Time-to-DigitalConverter Using Ones-Counter Encoding Scheme in a Kintex-7 FPGA[J].IEEETransactions on Nuclear Science,2017,64(10):2713-2718.

发明内容