[发明专利]半导体器件的制造方法

说明书

本申请公开了一种半导体器件的制造方法，包括：在核心器件的NMOS区域覆盖光刻胶，通过刻蚀去除IO器件的源漏区域以及核心器件的PMOS区域的源漏区域的硬掩模层；对IO器件的源漏区域的第一栅氧化层，以及PMOS区域的源漏区域进行刻蚀，在PMOS区域的源漏区域形成U形沟槽；去除NMOS区域的光刻胶，对PMOS区域的源漏区域进行刻蚀，在PMOS区域的源漏区域形成∑形沟槽；通过外延工艺在∑形沟槽中生长硅锗层；通过湿法刻蚀工艺先后去除硬掩模层以及IO器件的源漏区域的第一栅氧化层。本申请由于不需要通过额外的光刻工艺去除源漏区域的第一栅氧化层，从而降低了工艺复杂性，进而降低了工艺成本。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种集成有IO器件和核心器件的半导体器件的制造方法。

背景技术

高压(High Voltage，HV)器件及输入输出(Input Output，IO)器件是发光二极管(Light Emitting Diode，LED)驱动芯片的重要组成部分。在45纳米以下的半导体制程中，高压器件以及IO器件的整合难度不断加大，对成本控制的要求也越来越高。

IO器件的栅氧层的厚度较大(通常高于100埃)，在栅极形成之后，源极(Source)区域和漏极(Drain)区域(以下简称为“源漏区域”)的栅氧层仍然存在，需要将源漏区域的栅氧层去除，否则将无法进行后续的源漏(Source Drain，SD)注入。

相关技术中，在集成有IO器件的HV器件的制造过程中，通常是通过增加额外的光罩来定义IO器件的源漏区域，进而对源漏区域的栅氧层进行去除。然而，通过光罩去除IO器件增加了工艺复杂性，同时也提高了工艺成本。

发明内容

本申请提供了一种半导体器件的制造方法，可以解决相关技术中提供的集成有IO器件的HV器件的制造方法由于需要通过额外的光罩来定义IO器件的源漏区域对栅氧层进行去除所导致的工艺成本较高的问题。

一方面，本申请实施例提供了一种半导体器件的制造方法，包括：

提供一衬底，所述衬底包括IO器件的有源区和核心器件的有源区，所述核心器件的有源区包括N型金属氧化物半导体(Negative channel Metal-Oxide-Semiconductor，NMOS)区域和P型金属氧化物半导体(Positive channel Metal-Oxide-Semiconductor，PMOS)区域，所述IO器件的有源区上形成有第一栅氧化层，所述第一栅氧化层上形成有第一栅极，所述第一栅氧化层覆盖所述IO器件有源区上的源漏区域，所述NMOS区域形成有第二栅氧化层，所述第二栅氧化层上形成有第二栅极，所述PMOS区域形成有第三栅氧化层，所述第三栅氧化层上形成有第三栅极，所述衬底、所述第一栅极、所述第二栅极以及所述第三栅极的表面依次形成有隔离层和硬掩模层；

在所述NMOS区域覆盖光刻胶，通过刻蚀去除所述IO器件的源漏区域以及所述PMOS区域的源漏区域的硬掩模层；

对所述IO器件的源漏区域的第一栅氧化层，以及所述PMOS区域的源漏区域进行刻蚀，减薄所述IO器件的源漏区域的第一栅氧化层以及所述PMOS区域的衬底，在所述PMOS区域的源漏区域形成U形沟槽；

去除所述NMOS区域的光刻胶，对所述PMOS区域的源漏区域进行刻蚀，在所述PMOS区域的源漏区域形成∑形沟槽；

通过外延工艺在所述∑形沟槽中生长硅锗层；

通过湿法刻蚀工艺去除所述第一栅极、所述第二栅极以及所述第三栅极表面的硬掩模层；

通过湿法刻蚀工艺去除所述IO器件的源漏区域的第一栅氧化层。

可选的，所述隔离层包括氮化硅隔离层，所述硬掩模层包括氮化硅硬掩模层，所述在所述NMOS区域覆盖光刻胶之前，还包括：