[发明专利]用于纳米级相变存储器单元的电极配置结构

说明书

本发明公开了一种用于纳米级相变存储器单元的电极配置结构，其中：电极配置结构包括上层电极材料层、中间相变材料层、下层电极材料层；上层电极材料层包括外环电极和内部源端电极，上层电极材料层和下层电极材料层为非对称上下电极结构，水平投影为相交关系。在同一个单元中，同时构造了两种电极配置方式，在高阻非晶化过程中，采用水平工作模式，显著降低等效阻值R，读取电流增大，便于进行正确读取；在低阻晶化过程中，采用垂直工作模式，增大了等效阻值R，减小了工作电流，避免大电流的隧穿，延长器件寿命；因此平衡了纳米级相变材料的两相阻值的悬殊差异，简化并统一了外部接入电路。

技术领域

本发明属于微电子领域，涉及一种用于纳米级相变存储器单元的电极配置结构，具体涉及一种以硫系相变材料为基底的相变存储器元件的设计及其应用。

背景技术

以硫系相变材料为基底的相变存储器，通过晶相和非晶相之间巨大的电阻差异来存储信息数据，甚至可以做到多级相变存储。这种相变过程随着尺寸减小而具有低功耗、高密度的成本优势，因而业界对纳米级相变存储器的开发极为关注。

目前在相变单元结构设计上比较成熟应用有T型结构、侧墙接触型结构等，其目的是为了降低非晶化过程的电流，从而降低功耗。这种结构把一个相变存储单元视作一个不变的两端元件，通过限制其中一端的截面积，增大非晶化过程的电流密度，降低非晶化过程的电流，从而降低功耗。

事实上在相变单元不断缩小的过程中，相变材料本身的纳米效应逐渐变得不可忽视。尤其是进入10nm尺度以下，非晶相的阻值变得非常大，导致读取电流过小无法正确读出，需要更大的电流才能读出；而晶相阻值非常小，大电流极易隧穿而表现出短接电路的特性，且与非晶态阻值差距过大、无法在同一测试仪器量程范围内读数。

因此，有必要提出一种适用于纳米级相变单元的电极配置结构，来解决这种两相阻值差异大的问题。

发明内容

针对现有技术以上缺陷或改进需求中的至少一种，特别是，在相变单元缩小到纳米级导致纳米效应突出的情况下，如何平衡两相阻值的悬殊差异，高阻非晶化过程中如何正确读取电流及如何降低功耗，低阻晶化过程中如何避免大电流隧穿短接，本发明提供了一种用于纳米级相变存储器单元的电极配置结构，在同一个单元中，同时构造了两种电极配置方式——内外环电极的水平电极配置和上下电极的垂直电极配置；在高阻非晶化过程中，采用水平工作模式，显著降低等效阻值R，读取电流增大，便于进行正确读取；在低阻晶化过程中，采用垂直工作模式，增大了等效阻值R，减小了工作电流，避免大电流的隧穿，延长器件寿命；因此平衡了纳米级相变材料的两相阻值的悬殊差异，从而可以在同一层次量程范围对器件进行擦写读操作，无需额外的放大电路，简化并统一了外部接入电路，降低外围电路在版图设计上的费用。

为实现上述目的，按照本发明的一个方面，提供了一种用于纳米级相变存储器单元的电极配置结构，其中：

所述电极配置结构包括上层电极材料层、中间相变材料层、下层电极材料层；

所述上层电极材料层包括外环电极和内部源端电极，所述内部源端电极位于所述外环电极中，两者之间具有环形槽；

所述上层电极材料层和下层电极材料层为非对称上下电极结构，水平投影为相交关系；所述下层电极材料层的侧方、所述中间相变材料层的下方配置有绝缘介质保护层；

在水平工作状态下，所述内部源端电极接源端，所述外环电极接漏端，所述下层电极材料层接高电位；

在垂直工作状态下，所述内部源端电极接源端，所述外环电极接高电位，所述下层电极材料层接漏端。

优选地，所述上层电极材料层和下层电极材料层不是基于同一次光刻工序形成的。

优选地，所述外环电极和内部源端电极是基于同一次光刻工序形成的，采用相同的材料。

优选地，所述上层电极材料层之上设置绝缘介质保护层。