[发明专利]一种基于FPGA多通道信号发生器波形同步方法及系统

权利要求书

1.一种基于FPGA多通道信号发生器波形同步方法，其特征在于：在FPGA内部设置以下三部分，a、例化一个带DMA的PCIE IP核，b、在FPGA内部搭建一个相位校准模块，经过比较器输入给FPGA的信号通过相位校准模块进行粗调的，c、搭建一个数模转换器输出波形控制的数模转换控制输出模块；

将带PCIE接口的多通道信号发生器插入上位机中，通过上位机发送粗调控制命令给相位校准模块，相位校准模块通过查看输出波形数据来自动调节，调节的精度在1ns内；

查看输出的波形微调时，通过数模转换控制输出模块中数模转换通道的ps 级别的走线延迟，反复发送调制参数，查看多通道的波形数据达到同步要求为止；

进行微调时，是通过调整利用数模转换控制输出模块中High Speed SelectIO的IP核的对应数据信号的总线长短进行总线延时调整，所需用High Speed SelectIO的IP核的延时调整范围是0-1250ps，达到ps级别配置；

带DMA的PCIE IP核负责与PC机进行数据和命令的交互，并通过AXI总线的AXI Stream接口进行数据传输，AXI总线的AXI Lite 接口进行命令传输，数据和命令传输到达数模转换控制输出模块中的DAC_Intf子模块，DAC_CTRL子模块根据上位机配置命令对后端数模转换芯片进行配置，数模转换芯片通过比较器与相位校准模块进行消息的通信；

数模转换控制输出模块利用AXI Stream 接口从PC机接收多个数模转换通道要发送的波形数据，AXI Lite接口从PC机接收控制命令，包括数模转换控制输出模块后连接数模转换芯片的寄存器和利用High Speed SelectIO进行微调ps级别延迟的控制命令；

其中，相位校准模块是利用其内部的Iserdes将经过比较器的信号转换成并行数据，每个通道转换的并行数据进行比较，如果存在不一样就根据比较结果对数模转换颗粒进行输出信号延迟，进行相位调整。

2.一种基于FPGA多通道信号发生器波形同步系统，其特征在于：由上位机以及设置在PFGA上带DMA的PCIE IP核、数模转换控制输出模块、相位校准模块、数模转换芯片和比较器组成；所述上位机与PFGA上带DMA的PCIE IP核连接，带DMA的PCIE IP核通过AXI总线分别与数模转换控制输出模块和相位校准模块连接，所述数模转换控制输出模块与数模转换芯片连接，数模转换芯片与比较器连接，比较器与相位校准模块连接；

带DMA的PCIE IP核通过AXI总线与数模转换控制输出模块和相位校准模块相连，其中，AXI总线包括用于进行数据传输的AXI Stream 接口和用于进行命令传输的AXI Lite 接口；

相位校准模块由粗调相位和Iserdes子模块组成，粗调相位与Iserdes子模块连接；

数模转换控制输出模块由DAC_CTRL子模块、DAC_Intf子模块、Oserdes子模块组成，DAC_CTRL子模块分别与相位校准模块中的粗调相位和数模转换芯片连接，DAC_Intf子模块分别与AXI总线的AXI Stream 接口和Oserdes子模块连接，Oserdes子模块与数模转换芯片连接；

其中，DAC_CTRL子模块用于根据PC机配置命令对后端的数模转换芯片进行配置，配置数模转换芯片的单通道还是双通道、数模转换芯片采样率、数模转换数据采用的是否为补码形式、控制数模转换芯片的幅度和偏置以及控制输出信号的粗调模块延时1~3ns；

DAC_Intf子模块用于对PC机发送的波形数据进行处理，进行数据位宽变化和添加数据处理；

Oserdes子模块用于对数据并串转换，使得送到数模转换芯片的单通道数据达到1Gbps。