[发明专利]一种基于FPGA的SDIO接口测试设备与方法

权利要求书

1.一种基于FPGA的SDIO接口测试设备，其特征在于：为通过FPGA逻辑搭建而成的一虚拟SDIO卡，包括CMD处理模块、CIA模块、命令响应模块以及读写测试模块，所述CMD处理模块分别连接命令响应模块和读写测试模块，所述命令响应模块还连接所述CIA模块；

测试时将所述虚拟SDIO卡与SOC的SDIO接口通过管脚对应连接；管脚包括sdio_det，sdio_clk，sdio_cmd和sdio_data[3:0]；

所述CMD处理模块，接收SOC发出的一连串命令，对命令进行解析并传递给所述命令响应模块，然后从所述命令响应模块得到响应数据，最后将响应数据返回给SOC；

所述CIA模块，提供CCCR寄存器、FBR寄存器和CIS寄存器以供定制满足测试要求的信息；

所述命令响应模块，根据命令的类型返回要响应的数据，并在某些命令需要时读写CIA模块的数据组成响应数据，并打包成命令格式传给所述CMD处理模块；

所述读写测试模块，接收所述CMD处理模块的数据并判断是否为读写命令，如果是，则开始读写数据进行读写测试，并存储一串预定义的数据用作数据比较和数据发送。

2.根据权利要求1所述的一种基于FPGA的SDIO接口测试设备，其特征在于：还包括串口模块，所述串口模块连接所述CMD处理模块；

所述串口模块从CMD处理模块接收命令的类型、参数和响应的数据后，将其转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型、参数和响应数据。

3.根据权利要求1所述的一种基于FPGA的SDIO接口测试设备，其特征在于：该虚拟SDIO卡是通过FPGA基于SDIO3.0协议虚拟而成。

4.一种基于FPGA的SDIO接口测试方法，其特征在于：使用如权利要求1所述的虚拟SDIO卡进行测试，测试时将所述虚拟SDIO卡与SDIO接口通过管脚对应连接；管脚包括sdio_det，sdio_clk，sdio_cmd和sdio_data[3:0]；并包括下述过程：

初始化过程：通过所述CMD处理模块拉低sdio_det管脚，使SOC认为有SDIO卡插入，接收SOC通过sdio_cmd管脚发送过来的一连串命令进行初始化；所述CMD处理 模块接收到命令后，通过对命令的解析传递给所述命令响应模块，所述命令响应模块根据命令决定是否需要读写所述CIA模块的数据同时计算出一个响应数据，然后将响应数据传给所述CMD处理模块，由所述CMD处理模块最后将响应数据通过sdio_cmd管脚返回给SOC；

读数据测试过程：所述CMD处理模块在接收SOC的读数据命令时，向所述读写测试模块请求一串预定义的数据传发给SOC，SOC将收到的数据与自身预定义的数据进行比较，得到读数据的测试结果；

写数据测试过程：所述CMD处理模块在接收SOC的写数据命令时，所述读写测试模块同时接收一串写测试数据，将该串写测试数据与自身预定义的数据进行比较，得到写数据的测试结果。

5.根据权利要求4所述的一种基于FPGA的SDIO接口测试方法，其特征在于：还包括：

图形化展示过程：在测试的过程中，通过串口模块接收所述CMD处理模块发送过来的命令的类型、参数和响应的数据后，转换成ASCII码，最后按照串口的格式发送到图形界面上，由图形界面显示出每一个命令的类型、参数和响应数据。

6.根据权利要求4所述的一种基于FPGA的SDIO接口测试方法，其特征在于：在初始化过程之前还包括配置过程：对所述CIA模块的CCCR寄存器、FBR寄存器和CIS寄存器进行配置，定制出满足测试要求的信息。

7.根据权利要求4所述的一种基于FPGA的SDIO接口测试方法，其特征在于：还包括信号显示过程：在测试的过程中，通过FPGA设计软件自带的逻辑分析仪显示FPGA内部的逻辑信号。