[发明专利]集成电路

说明书

本发明提供一种集成电路，包含半导体衬底和半导体衬底中或半导体衬底上的多个电路元件。电路元件由从单元库中选择的标准布局单元界定。电路元件包含多个触发器。每个触发器具有数据输入端子、数据输出端子、时钟输入端子以及时钟输出端子。触发器中的第一个直接邻接第二触发器，使得第一触发器的时钟输出端子与第二触发器的时钟输入端子电连接。

技术领域

本申请的实施例是有关于一种集成电路。

背景技术

集成电路典型地包含具有复杂相互关系的数千组件。这些电路通常使用已知为电子设计自动化(electronic design automation；EDA)的高度自动化工艺来设计。EDA从硬件描述语言(hardware description language；HDL)中提供的功能规范开始，且持续到电路设计的规范，所述规范包含称为单元的基本电路组件、单元的物理布置以及互连所述单元的布线的规范。单元使用特定集成电路技术来实施逻辑或其它电子功能。

EDA可分成一系列步骤，如合成、定位、布线等。这些步骤中的每一个可包括从单元库中选择单元。典型地，使用各种单元组合的大量不同电路设计可满足电路的功能规范。举例来说，触发器是数字电路的基本构建块，且因此通常包含在标准单元库中。触发器是具有两个稳定状态且可用于存储状态信息的电路。触发器具有一个或两个输出端且可用以通过施用到一或多个控制输入端的信号来改变状态。

发明内容

本申请实施例提供一种集成电路，集成电路包括半导体衬底以及多个电路元件，多个电路元件位于所述半导体衬底中或所述半导体衬底上，所述电路元件由从单元库中选择的标准布局单元界定；其中所述电路元件包含多个触发器，每个触发器具有数据输入端子、数据输出端子、时钟输入端子以及时钟输出端子；所述多个触发器包含第一触发器和与所述第一触发器相邻的第二触发器，其中所述第一触发器直接邻接所述第二触发器，使得所述第一触发器的所述时钟输出端子与所述第二触发器的所述时钟输入端子电连接。

附图说明

当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可以任意增大或减小各种特征的尺寸。

图1是示出根据一些实施例的处理系统的实例的方块图。

图2描绘根据一些实施例的具有共享时钟端子和一个输出端的D型触发器的实例。

图3描绘根据一些实施例的具有共享时钟端子和具有设置和复位端子的两个输出端的D型触发器的实例。

图4是绘示根据一些实施例的触发器的实例的方块图。

图5是绘示根据一些实施例的由两个单一位触发器单元构成的多位触发器的实例的方块图。

图6是示出根据一些实施例的用于制造集成电路装置的方法的实例的流程图。

图7是绘示根据一些实施例的驱动器类型的实例的方块图。

图8是绘示根据一些实施例的接收器型触发器的实例的方块图。

图9是绘示根据一些实施例的驱动器型触发器的另一实例的方块图。

图10是描绘根据一些实施例的包含组装成多位触发器的两个单一位触发器的集成电路装置的实例的方块图。

图11是描绘根据一些实施例的包含组装成多位触发器的单一位触发器的集成电路装置的另一实例的方块图。

图12是描绘根据一些实施例的包含组装成多位触发器的单一位触发器的另一集成电路装置的实例的方块图。

图13是绘示根据一些实施例的具有各种电压阈值的组装成多位触发器的单一位触发器的实例的方块图。